Algum conteúdo deste aplicativo está indisponível no momento.
Se esta situação persistir, por favor entre em contato conoscoFale conosco & Contato
1. (WO2007084879) LOW RESISTANCE AND INDUCTANCE BACKSIDE THROUGH VIAS AND METHODS OF FABRICATING SAME
Dados bibliográficos mais recentes no arquivo da Secretaria Internacional   

№ de pub.: WO/2007/084879 № do pedido internacional: PCT/US2007/060544
Data de publicação: 26.07.2007 Data de depósito internacional: 15.01.2007
CIP:
H01L 21/00 (2006.01) ,H01L 21/44 (2006.01) ,H01L 21/77 (2006.01) ,H01L 21/302 (2006.01) ,H01L 21/306 (2006.01)
H ELECTRICIDADE
01
ELEMENTOS ELÉTRICOS BÁSICOS
L
DISPOSITIVOS SEMICONDUTORES; DISPOSITIVOS ELÉTRICOS DE ESTADO SÓLIDO NÃO INCLUÍDOS EM OUTRO LOCAL
21
Processos ou aparelhos especialmente adaptados para a manufatura ou tratamento dos dispositivos semicondutores ou de dispositivos de estado sólido ou de partes dos mesmos
H ELECTRICIDADE
01
ELEMENTOS ELÉTRICOS BÁSICOS
L
DISPOSITIVOS SEMICONDUTORES; DISPOSITIVOS ELÉTRICOS DE ESTADO SÓLIDO NÃO INCLUÍDOS EM OUTRO LOCAL
21
Processos ou aparelhos especialmente adaptados para a manufatura ou tratamento dos dispositivos semicondutores ou de dispositivos de estado sólido ou de partes dos mesmos
02
Fabricação ou tratamento de dispositivos semicondutores ou de partes dos mesmos
04
tendo o dispositivo, pelo menos, uma barreira de potencial ou uma barreira de superfície, p. ex., junção PN, camada de depleção, camada de concentração de portadores de carga
34
os dispositivos tendo corpos semicondutores não incluídos nos grupos H01L21/06, H01L21/16, e H01L21/18170
44
Fabricação de eletrodos em corpos semicondutores usando processos ou aparelhos não incluídos nos grupos H01L21/36-H01L21/428155
H ELECTRICIDADE
01
ELEMENTOS ELÉTRICOS BÁSICOS
L
DISPOSITIVOS SEMICONDUTORES; DISPOSITIVOS ELÉTRICOS DE ESTADO SÓLIDO NÃO INCLUÍDOS EM OUTRO LOCAL
21
Processos ou aparelhos especialmente adaptados para a manufatura ou tratamento dos dispositivos semicondutores ou de dispositivos de estado sólido ou de partes dos mesmos
70
Fabricação ou tratamento de dispositivos consistindo em vários componentes de estado sólido ou circuitos integrados formados em ou sobre um substrato comum ou de partes específicas dos mesmos; Fabricação de dispositivos de circuitos integrados ou de partes específicas dos mesmos
77
Manufatura ou tratamento de dispositivos constituídos de uma pluralidade de componentes de estado sólido ou circuitos integrados formados dentro ou sobre um substrato comum
H ELECTRICIDADE
01
ELEMENTOS ELÉTRICOS BÁSICOS
L
DISPOSITIVOS SEMICONDUTORES; DISPOSITIVOS ELÉTRICOS DE ESTADO SÓLIDO NÃO INCLUÍDOS EM OUTRO LOCAL
21
Processos ou aparelhos especialmente adaptados para a manufatura ou tratamento dos dispositivos semicondutores ou de dispositivos de estado sólido ou de partes dos mesmos
02
Fabricação ou tratamento de dispositivos semicondutores ou de partes dos mesmos
04
tendo o dispositivo, pelo menos, uma barreira de potencial ou uma barreira de superfície, p. ex., junção PN, camada de depleção, camada de concentração de portadores de carga
18
tendo os dispositivos corpos semicondutores constituídos de elementos do quarto grupo do Sistema periódico ou compostos AIIIBV com ou sem impurezas, p. ex., materiais de dopagem
30
Tratamento de corpos semicondutores usando processos ou aparelhos não incluídos nos grupos H01L21/20-H01L21/26142
302
para mudar as características físicas ou a forma de sua superfície, p. ex., gravação, polimento, recorte
H ELECTRICIDADE
01
ELEMENTOS ELÉTRICOS BÁSICOS
L
DISPOSITIVOS SEMICONDUTORES; DISPOSITIVOS ELÉTRICOS DE ESTADO SÓLIDO NÃO INCLUÍDOS EM OUTRO LOCAL
21
Processos ou aparelhos especialmente adaptados para a manufatura ou tratamento dos dispositivos semicondutores ou de dispositivos de estado sólido ou de partes dos mesmos
02
Fabricação ou tratamento de dispositivos semicondutores ou de partes dos mesmos
04
tendo o dispositivo, pelo menos, uma barreira de potencial ou uma barreira de superfície, p. ex., junção PN, camada de depleção, camada de concentração de portadores de carga
18
tendo os dispositivos corpos semicondutores constituídos de elementos do quarto grupo do Sistema periódico ou compostos AIIIBV com ou sem impurezas, p. ex., materiais de dopagem
30
Tratamento de corpos semicondutores usando processos ou aparelhos não incluídos nos grupos H01L21/20-H01L21/26142
302
para mudar as características físicas ou a forma de sua superfície, p. ex., gravação, polimento, recorte
306
Tratamento químico ou elétrico, p. ex., cauterização eletrolítica
Requerentes:
ERTURK, Mete [CY/US]; US (UsOnly)
GROVES, Robert, A. [US/US]; US (UsOnly)
JOHNSON, Jeffrey, B. [US/US]; US (UsOnly)
JOSEPH, Alvin, J. [IN/US]; US (UsOnly)
LIU, Qizhi [CN/US]; US (UsOnly)
SPROGIS, Edmund, J. [US/US]; US (UsOnly)
STAMPER, Anthony, K. [US/US]; US (UsOnly)
INTERNATIONAL BUSINESS MACHINES CORPORATION [US/US]; New Orchard Road Armonk, NY 10504, US (AllExceptUS)
Inventores:
ERTURK, Mete; US
GROVES, Robert, A.; US
JOHNSON, Jeffrey, B.; US
JOSEPH, Alvin, J.; US
LIU, Qizhi; US
SPROGIS, Edmund, J.; US
STAMPER, Anthony, K.; US
Mandatário:
SABO, William, D.; INTERNATIONAL BUSINESS MACHINES CORPORATION INTELLECTUAL PROPERTY LAW -- ZIP 972E 1000 River Street Essex Junction, VT 05452, US
Dados da prioridade:
11/275,54213.01.2006US
Título (EN) LOW RESISTANCE AND INDUCTANCE BACKSIDE THROUGH VIAS AND METHODS OF FABRICATING SAME
(FR) ENVERS À FAIBLE RÉSISTANCE ET INDUCTANCE UTILISANT DES VIAS, ET LEUR PROCÉDÉ DE FABRICATION
Resumo:
(EN) A backside contact structure and method of fabricating the structure. The method includes: forming a dielectric isolation (250) in a substrate (100), the substrate (100) having a frontside and an opposing backside; forming a first dielectric layer (105) on the frontside of the substrate (100); forming a trench (265C) in the first dielectric layer (105), the trench (265C) aligned over and within a perimeter of the dielectric isolation (250) and extending to the dielectric isolation (250); extending the trench (265C) formed in the first dielectric layer (1 05) through the dielectric isolation (250) and into the substrate (1 00)to a depth (Dl ) less than a thickness of the substrate (1 00); filling the trench (265C) and co-planarizing a top surface of the trench (265C) with a top surface of the first dielectric layer (1 05) to form an electrically conductive through via (270C); and thinning the substrate (100) from a backside of the substrate (100) to expose the through via (270C).
(FR) L'invention porte sur une structure de contact d’envers et sur son procédé de fabrication consistant: à former une première isolation diélectrique (250) sur un substrat (100) présentant un endroit et en envers; à former dans la première couche diélectrique (105) une rainure alignée sur le périmètre de l’isolation diélectrique (250) et intérieure à son périmètre et s'étendant vers l’isolation diélectrique (250); à étendre la rainure (265C) formée dans la couche diélectrique (105) dans l’isolation diélectrique (250) et dans le substrat (100) jusqu'à une profondeur (DI) inférieure à l’épaisseur du substrat (100); à remplir la rainure (265C) et en aplanir la surface supérieure avec celle de la première couche diélectrique (105) pour former un via traversant conducteur (270C); et à amincir le substrat (100) depuis son envers pour exposer le via (270C).
front page image
Estados designados: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organização Regional Africana da Propriedade Intelectual (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Instituto Eurasiático de Patentes (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Instituto Europeu de Patentes (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organização Africana da Propriedade Intelectual (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Língua de publicação: inglês (EN)
Língua de depósito: inglês (EN)