Pesquisa nas coleções internacionais e nacionais de patentes
Algum conteúdo deste aplicativo está indisponível no momento.
Se esta situação persistir, por favor entre em contato conoscoFale conosco & Contato
1. (EP1558987) A MULTI-RATE, MULTI-PORT, GIGABIT SERDES TRANSCEIVER

Organismo : Instituto Europeu de Patentes (IEP)
Número do pedido: 03779391 Data do pedido: 29.10.2003
Número de publicação: 1558987 Data de publicação: 03.08.2005
Tipo de publicação : B1
Estados designados: DE,FR,GB
Referência PCT: Número do pedido:US2003034234 ; Número de publicação: Clique para ver os dados
CIP:
G06F 3/00
G01R 31/08
G01R 31/28
G06F 13/40
G21C 17/00
H04J 1/16
H04J 3/04
H04J 3/14
H04L
H04L 1/00
H04L 12/26
H04L 12/40
H04Q 11/00
G FÍSICA
06
CÔMPUTO; CÁLCULO; CONTAGEM
F
PROCESSAMENTO ELÉTRICO DE DADOS DIGITAIS
3
Disposições de entrada para transferir dados a serem processados para uma forma capaz de ser manipulada pelo computador; disposições de saída para transferir dados da unidade de processamento para a unidade de saída, p. ex., disposição de interface
G FÍSICA
01
MEDIÇÃO; TESTE
R
MEDIÇÃO DE VARIÁVEIS ELÉTRICAS; MEDIÇÃO DE VARIÁVEIS MAGNÉTICAS
31
Disposições para teste das propriedades elétricas; Disposições para localização de defeitos elétricos; Disposições para teste elétrico caracterizados pelo que está sendo verificado, não incluída em outro local
08
Localização de falhas em cabos, linhas de transmissão, ou redes
G FÍSICA
01
MEDIÇÃO; TESTE
R
MEDIÇÃO DE VARIÁVEIS ELÉTRICAS; MEDIÇÃO DE VARIÁVEIS MAGNÉTICAS
31
Disposições para teste das propriedades elétricas; Disposições para localização de defeitos elétricos; Disposições para teste elétrico caracterizados pelo que está sendo verificado, não incluída em outro local
28
Teste de circuitos eletrônicos, p. ex., por meio de um traçador de sinais
G FÍSICA
06
CÔMPUTO; CÁLCULO; CONTAGEM
F
PROCESSAMENTO ELÉTRICO DE DADOS DIGITAIS
13
Interconexão ou transferência de informações ou outros sinais entre memórias, dispositivos de entrada/saída ou unidades centrais de processamento
38
Transferência de informações, p. ex.,no barramento
40
Estrutura do barramento
G FÍSICA
21
FÍSICA NUCLEAR; ENGENHARIA NUCLEAR
C
REATORES NUCLEARES
17
Monitoração; Teste
H ELECTRICIDADE
04
TÉCNICA DE COMUNICAÇÃO ELÉTRICA
J
COMUNICAÇÃO MULTIPLEX
1
Sistemas multiplex de divisão de frequência
02
Detalhes
16
Disposições de monitoração
H ELECTRICIDADE
04
TÉCNICA DE COMUNICAÇÃO ELÉTRICA
J
COMUNICAÇÃO MULTIPLEX
3
Sistemas multiplex de divisão de tempo
02
Detalhes
04
Distribuidores combinados com moduladores ou demoduladores
H ELECTRICIDADE
04
TÉCNICA DE COMUNICAÇÃO ELÉTRICA
J
COMUNICAÇÃO MULTIPLEX
3
Sistemas multiplex de divisão de tempo
02
Detalhes
14
Disposições de monitoração
H ELECTRICIDADE
04
TÉCNICA DE COMUNICAÇÃO ELÉTRICA
L
TRANSMISSÃO DE INFORMAÇÃO DIGITAL, p. ex., COMUNICAÇÃO TELEGRÁFICA
H ELECTRICIDADE
04
TÉCNICA DE COMUNICAÇÃO ELÉTRICA
L
TRANSMISSÃO DE INFORMAÇÃO DIGITAL, p. ex., COMUNICAÇÃO TELEGRÁFICA
1
Disposições para detectar ou prevenir erros na informação recebida
H ELECTRICIDADE
04
TÉCNICA DE COMUNICAÇÃO ELÉTRICA
L
TRANSMISSÃO DE INFORMAÇÃO DIGITAL, p. ex., COMUNICAÇÃO TELEGRÁFICA
12
Redes caracterizadas pela função de comutação
02
Detalhes
26
Disposições para monitoração; Disposições para teste
H ELECTRICIDADE
04
TÉCNICA DE COMUNICAÇÃO ELÉTRICA
L
TRANSMISSÃO DE INFORMAÇÃO DIGITAL, p. ex., COMUNICAÇÃO TELEGRÁFICA
12
Redes caracterizadas pela função de comutação
28
caracterizado pela configuração da via, p. ex., LAN [redes de área local] ou WAN [redes de área larga]
40
Redes de barramentos
H ELECTRICIDADE
04
TÉCNICA DE COMUNICAÇÃO ELÉTRICA
Q
SELEÇÂO
11
Disposições de seleção para sistemas multiplex
CPC:
G06F 13/4027
H04L 43/50
Y04S 40/168
Requerentes: BROADCOM CORP
Inventores: BAUMER HOWARD A
Dados da prioridade: 0334234 29.10.2003 US
42178002 29.10.2002 US
Título: (DE) MEHRRATEN-, MEHRPORT-, GIGABIT-SERDES-SENDER-/EMPFÄNGER
(EN) A MULTI-RATE, MULTI-PORT, GIGABIT SERDES TRANSCEIVER
(FR) EMETTEUR-RECEPTEUR SERDES GIGABIT A VITESSES MULTIPLES ET PORTS MULTIPLES
Resumo: front page image
(EN) A multi-port Serdes transceiver (400) includes multiple parallel ports (102) and serial ports (104) and includes the flexibility to connect any one of the parallel ports to another parallel port or to a serial port, or both. Furthermore, the multi-port transceiver chip (400) can connect any one of serial ports (104) to another serial port or to one of the parallel ports (102). The substrate layout of the multi-port Serdes transceiver chip (400) is configured so that the parallel ports (102) and the serial ports (104) are on the outer perimeter of the substrate. A logic core is at the center of the substrate, where the logic core operates the serial and parallel data ports, and the bus that connects the data ports. The bus (106) can be described as a 'ring' structure (or donut 'structure') around the logic core, and is configured between the logic core and the data ports. The ring structure of the bus provides efficient communication between the logic core and the various data ports.
(FR) La présente invention concerne un émetteur-récepteur Serdes à ports multiples comprenant de multiples ports parallèles et ports séries, et ayant une flexibilité qui lui permet de connecter l'un quelconque des ports parallèles à un autre port parallèle ou à un port série, ou les deux. De plus, la puce de l'émetteur-récepteur à ports multiples peut connecter l'un quelconque des ports série à un autre port série ou à l'un des ports parallèles. La topologie de substrat de la puce de l'émetteur-récepteur Serdes à ports multiples est conçue de sorte que les ports parallèles et les ports série se trouvent sur la périphérie extérieure du substrat. Un coeur logique se trouve au centre du substrat, le coeur logique faisant fonctionner les ports de données parallèles et série, et le bus qui connecte les ports de données. Le bus peut être décrit en tant que structure 'annulaire' (ou structure 'donut' / en forme de beignet) autour du coeur logique, et est disposé entre le coeur logique et les ports de données. La structure annulaire du bus permet une communication efficace entre le coeur logique et les différents ports de données.
Também publicado como:
EP2592529WO/2004/040824