이 애플리케이션의 일부 콘텐츠는 현재 사용할 수 없습니다.
이 상황이 계속되면 다음 주소로 문의하십시오피드백 및 연락
1. (EP1935027) SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF

특허청 : 유럽 특허청(EPO)
출원번호: 06798504 출원일: 03.10.2006
공개번호: 1935027 공개일: 25.06.2008
공개유형: B1
지정국: DE,FI,FR,GB,NL
PCT 참조번호: 출원번호: JP2006320154; 공개번호: 자료를 보려면 여기를 클릭하십시오
IPC:
H01L 29/786
H01L 51/00
H01L 51/10
H SECTION H — 전기
01
기본적 전기소자
L
반도체 장치; 다른 곳에 속하지 않는 전기적 고체 장치
29
정류, 증폭, 발진 또는 스위칭에 특별히 적용되는 반도체 장치이며, 적어도 1개의 전위 장벽 또는 표면 장벽을 가지는 것; 적어도 1개의 전위 장벽 또는 표면 장벽(예. PN접합 공핍층 또는 캐리어 집중층)을 가지는 캐패시터 또는 저항; 반도체 본체 또는 전극의 세부
66
반도체장치의 형(types)
68
정류, 증폭 또는 스위칭 되는 전류가 흐르지 않는 하나의 전극에 단지 전위를 부여하거나, 단지 전류을 제공하는 것만으로 제어되는 것
76
유니폴라(unipolar) 장치
772
전계 효과 트랜지스터
78
절연된 게이트에 의해 발생되는 전계효과를 갖는 것
786
박막트랜지스터(thin-film transistors)
H SECTION H — 전기
01
기본적 전기소자
L
반도체 장치; 다른 곳에 속하지 않는 전기적 고체 장치
51
능동 부분으로서 유기 재료를 이용하거나 능동 부분으로서 유기 재료와 다른 재료와의 조합을 이용하는 고체 장치; 그들 장치 또는 그 부품의 제조 또는 처리에 특별히 적용되는 방법 또는 장치
H SECTION H — 전기
01
기본적 전기소자
L
반도체 장치; 다른 곳에 속하지 않는 전기적 고체 장치
51
능동 부분으로서 유기 재료를 이용하거나 능동 부분으로서 유기 재료와 다른 재료와의 조합을 이용하는 고체 장치; 그들 장치 또는 그 부품의 제조 또는 처리에 특별히 적용되는 방법 또는 장치
05
정류, 증폭, 발진 또는 스위칭에 특별히 적용되며, 적어도 하나의 전위 장벽 또는 표면 장벽을 가지는 것; 적어도 하나의 전위 장벽 또는 표면 장벽을 가지는 캐패시터 또는 저항기
10
장치의 세부
CPC:
H01L 29/7869
H01L 29/41733
H01L 51/0097
H01L 51/105
H01L 2251/5338
Y02E 10/549
Y02P 70/521
출원인: SEMICONDUCTOR ENERGY LAB
발명자: HONDA TATSUYA
우선권 정보 2005300825 14.10.2005 JP
2006320154 03.10.2006 JP
발명의 명칭: (DE) HALBLEITERBAUELEMENT UND HERSTELLUNGSVERFAHREN DAFÜR
(EN) SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF
(FR) DISPOSITIF A SEMI-CONDUCTEURS ET SON PROCEDE DE FABRICATION
요약서: front page image
(EN) An object is to obtain a semiconductor device with improved characteristics by reducing contact resistance of a semiconductor film with electrodes or wirings, and improving coverage of the semiconductor film and the electrodes or wirings. The present invention relates to a semiconductor device including a gate electrode over a substrate, a gate insulating film over the gate electrode, a first source or drain electrode over the gate insulating film, an island-shaped semiconductor film over the first source or drain electrode, and a second source or drain electrode over the island-shaped semiconductor film and the first source or drain electrode. Further, the second source or drain electrode is in contact with the first source or drain electrode, and the island-shaped semiconductor film is sandwiched between the first source or drain electrode and the second source or drain electrode. Moreover, the present invention relates to a manufacturing method of the semiconductor device.
(FR) La présente invention concerne un objet pour obtenir un dispositif à semi-conducteurs avec des caractéristiques améliorées en réduisant la résistance de contact d'un film à semi-conducteurs avec des électrodes ou des câblages et en améliorant la couverture du film à semi-conducteurs et les électrodes ou les câblages. La présente invention concerne un dispositif à semi-conducteurs comprenant une électrode de grille sur un substrat, un film d'isolation de grille sur l'électrode de grille, une première électrode source ou drain sur le film d'isolation de grille, un film à semi-conducteurs en forme d'îlot sur la première électrode source ou drain, et une seconde électrode source ou drain sur le film à semi-conducteurs en forme d'îlot et la première électrode source ou drain. De plus, la seconde électrode source ou drain est en contact avec la première et le film à semi-conducteurs en forme d'îlot est enserré entre la première et la seconde électrode source ou drain. De plus, la présente invention a trait à un procédé de fabrication du dispositif à semi-conducteurs.
또한로 출판 됨:
JP2007134687US20070087487JP2013016861CN101278403JP2014103418JP2015144312
WO/2007/043493