이 애플리케이션의 일부 콘텐츠는 현재 사용할 수 없습니다.
이 상황이 계속되면 다음 주소로 문의하십시오피드백 및 연락
1. (WO2019067198) SYSTEM AND METHOD FOR DEPICTING AND USING ONE LOGICAL CONNECTION WITH COLLECTION OF INPUT/OUTPUT (I/O) MODULES AS MULTIPLE INDIVIDUAL LOGICAL CONNECTIONS
국제사무국에 기록된 최신 서지정보    정보 제출

공개번호: WO/2019/067198 국제출원번호: PCT/US2018/050401
공개일: 04.04.2019 국제출원일: 11.09.2018
IPC:
G05B 19/042 (2006.01) ,G05B 19/418 (2006.01) ,G06F 13/10 (2006.01)
G SECTION G — 물리학
05
제어; 조정
B
제어계 또는 조정계 일반; 이와 같은 계의 기능요소; 이와 같은 계 또는 요소의 감시 또는 시험장치
19
프로그램제어계
02
전기식
04
수치제어 이외의 프로그램제어, 즉 시퀀스 제어장치 또는 논리제어장치 내에서
042
디지털 처리기를 사용하는 것
G SECTION G — 물리학
05
제어; 조정
B
제어계 또는 조정계 일반; 이와 같은 계의 기능요소; 이와 같은 계 또는 요소의 감시 또는 시험장치
19
프로그램제어계
02
전기식
418
총괄적 공장제어, 즉 다수의 기계에 대한 중앙제어, 예. 직접 또는 분산수치제어(DNC), 적응제조시스템 (FMS), 통합제조시스템(IMS), 컴퓨터 통합제조(CIM)
G SECTION G — 물리학
06
산술논리연산; 계산; 계수
F
전기에 의한 디지털 데이터처리
13
기억장치, 입력/출력장치 또는 중앙처리장치 사이의 정보 또는 다른 신호의 상호접속 또는 전송
10
주변장치를 위한 프로그램제어
출원인:
HONEYWELL INTERNATIONAL INC. [US/US]; Patent Services M/S 4D3 115 Tabor Road P. O. Box 377 Morris Plains, New Jersey 07950, US
발명자:
PRAKASH, Suraj; US
GUPTA, Sameer; US
PARUCHURI, Laxmana Rao; US
대리인:
SZUCH, Colleen; US
우선권 정보:
16/045,38025.07.2018US
62/563,19426.09.2017US
발명의 명칭: (EN) SYSTEM AND METHOD FOR DEPICTING AND USING ONE LOGICAL CONNECTION WITH COLLECTION OF INPUT/OUTPUT (I/O) MODULES AS MULTIPLE INDIVIDUAL LOGICAL CONNECTIONS
(FR) SYSTÈME ET PROCÉDÉ POUR REPRÉSENTER ET UTILISER UNE SEULE CONNEXION LOGIQUE AVEC UNE COLLECTION DE MODULES D'ENTRÉE/SORTIE (E/S) EN TANT QUE MULTIPLES CONNEXIONS LOGIQUES INDIVIDUELLES
요약서:
(EN) A method includes presenting (702) a graphical user interface (400) to a user, where the graphical user interface identifies multiple slots that are configured to be coupled to multiple input/output (I/O) modules (104b). The method also includes receiving (704), from the user via the graphical user interface, information defining a slot assembly data map (406). The slot assembly data map identifies data offsets and data sizes associated with the I/O modules. The data offsets and the data sizes identify where data can be sent to or received from the multiple I/O modules over a single logical connection (202). The method further includes using (706) the data offsets and the data sizes of the slot assembly data map to provide data to or receive data from one or more of the I/O modules over the single logical connection.
(FR) La présente invention porte sur un procédé qui consiste à présenter (702) une interface utilisateur graphique (400) à un utilisateur, l'interface utilisateur graphique identifiant de multiples fentes qui sont configurées pour être couplées à de multiples modules d'entrée/sortie (E/S) (104b). Le procédé consiste également à recevoir (704) de l'utilisateur, par l'intermédiaire de l'interface utilisateur graphique, des informations définissant une carte de données d'ensemble de fentes (406). La carte de données d'ensemble de fentes identifie des décalages de données et des tailles de données associées aux modules E/S. Les décalages de données et les tailles de données identifient quand des données peuvent être envoyées aux multiples modules E/S, ou en être reçues , sur une seule connexion logique (202). Le procédé consiste en outre à utiliser (706) les décalages de données et les tailles de données de la carte de données d'ensemble de fentes pour fournir des données à un ou plusieurs des modules E/S, ou en recevoir des données, sur l'unique connexion logique.
front page image
지정국: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
아프리카지역 지식재산권기구(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
유라시아 특허청 (AM, AZ, BY, KG, KZ, RU, TJ, TM)
유럽 특허청(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
공개언어: 영어 (EN)
출원언어: 영어 (EN)