이 애플리케이션의 일부 콘텐츠는 현재 사용할 수 없습니다.
이 상황이 계속되면 다음 주소로 문의하십시오피드백 및 연락
1. (WO2019066954) PHASE LOCKED LOOP SWITCHING IN A COMMUNICATION SYSTEM
국제사무국에 기록된 최신 서지정보    정보 제출

공개번호: WO/2019/066954 국제출원번호: PCT/US2017/054574
공개일: 04.04.2019 국제출원일: 29.09.2017
IPC:
H04L 27/227 (2006.01) ,H04L 27/00 (2006.01)
H SECTION H — 전기
04
전기통신기술
L
디지털 정보의 전송, 예. 전신통신
27
변조 전송시스템
18
위상변조반송파시스템, 즉 위상-편이변조(phase shift keying)을 이용하는 것
22
복조기회로; 수신회로
227
코히어런트 복조 방식
H SECTION H — 전기
04
전기통신기술
L
디지털 정보의 전송, 예. 전신통신
27
변조 전송시스템
출원인:
INTEL IP CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054, US
발명자:
AMEL, Roy; IL
SEGEV, Eran; IL
GROSS, Shahar; IL
대리인:
GRANGE, Kevin O.; US
PORTNOVA, Marina; US
우선권 정보:
발명의 명칭: (EN) PHASE LOCKED LOOP SWITCHING IN A COMMUNICATION SYSTEM
(FR) COMMUTATION DE BOUCLE À VERROUILLAGE DE PHASE DANS UN SYSTÈME DE COMMUNICATION
요약서:
(EN) An apparatus include a baseband processor configured to receive digital samples of a first wireless local area network (WLAN) signal demodulated with a first phase locked loop (PLL). The baseband processor is configured to determine whether to switch from using the first PLL to demodulate the first WLAN signal to a second PLL to demodulate the first WLAN signal. The apparatus further includes a selection circuit coupled to the first PLL and the second PLL. The selection switch is configured to switch from the first PLL to the second PLL based on the determination. The baseband processor is configured to receive additional digital samples of the first WLAN signal demodulated with the second PLL.
(FR) L'invention concerne un appareil comprenant un processeur de bande de base configuré pour recevoir des échantillons numériques d'un premier signal de réseau local sans fil (WLAN) démodulé par une première boucle à verrouillage de phase (PLL). Le processeur de bande de base est configuré pour déterminer s'il faut ou non commuter de l'utilisation de la première PLL, permettant de démoduler le premier signal de WLAN, à une seconde PLL, permettant de démoduler le premier signal de WLAN. L'appareil comprend en outre un circuit de sélection, couplé à la première PLL et à la seconde PLL. Le commutateur de sélection est configuré pour commuter de la première PLL à la seconde PLL, en fonction de la détermination. Le processeur de bande de base est configuré pour recevoir des échantillons numériques supplémentaires du premier signal de WLAN, démodulé par la seconde PLL.
front page image
지정국: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
아프리카지역 지식재산권기구(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
유라시아 특허청 (AM, AZ, BY, KG, KZ, RU, TJ, TM)
유럽 특허청(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
공개언어: 영어 (EN)
출원언어: 영어 (EN)