이 애플리케이션의 일부 콘텐츠는 현재 사용할 수 없습니다.
이 상황이 계속되면 다음 주소로 문의하십시오피드백 및 연락
1. (WO2019065234) METHOD FOR MANUFACTURING SUBSTRATE WITH ELECTRODES FORMED THEREON
국제사무국에 기록된 최신 서지정보    정보 제출

공개번호: WO/2019/065234 국제출원번호: PCT/JP2018/033780
공개일: 04.04.2019 국제출원일: 12.09.2018
IPC:
G06F 3/041 (2006.01) ,B32B 7/02 (2006.01) ,B32B 37/00 (2006.01) ,G06F 3/044 (2006.01) ,H01B 13/00 (2006.01)
G SECTION G — 물리학
06
산술논리연산; 계산; 계수
F
전기에 의한 디지털 데이터처리
3
컴퓨터로 처리할 수 있는 형식으로 전송된 데이터를 변환하는 입력기구; 처리장치로부터 출력장치로 데이터를 전송하기 위한 출력기구, 예. 인터페이스 기구
01
사용자와 컴퓨터의 상호작용을 위한 입력장치 또는 입력과 출력이 결합한 장치
03
암호화된 형태로 위치의 변위 또는 구성부재의 대체를 위한 배열.
041
변환 수단에 의해 특징지워진 디지타이저, 예. 터치 스크린 또는 터치 패드용의 것
B SECTION B — 처리조작; 운수
32
적층체
B
적층체, 즉 평평하거나 평평하지 않은 형상 (예. 세포상(cellular) 또는 벌집 구조(honeycomb)) 의 층으로 조립된 제품
7
층간의 관계를 특징으로 하는 적층체, 예를 들어 본질적으로 다른 물리적 성질을 갖는 층 또는 층의 상호 연결을 특징으로 하는 적층체
02
물리적 성질에 관한 것(예. 경도)
B SECTION B — 처리조작; 운수
32
적층체
B
적층체, 즉 평평하거나 평평하지 않은 형상 (예. 세포상(cellular) 또는 벌집 구조(honeycomb)) 의 층으로 조립된 제품
37
적층의 방법 또는 장치, 예.경화 결합 또는 초음파 결합에 의한 것
G SECTION G — 물리학
06
산술논리연산; 계산; 계수
F
전기에 의한 디지털 데이터처리
3
컴퓨터로 처리할 수 있는 형식으로 전송된 데이터를 변환하는 입력기구; 처리장치로부터 출력장치로 데이터를 전송하기 위한 출력기구, 예. 인터페이스 기구
01
사용자와 컴퓨터의 상호작용을 위한 입력장치 또는 입력과 출력이 결합한 장치
03
암호화된 형태로 위치의 변위 또는 구성부재의 대체를 위한 배열.
041
변환 수단에 의해 특징지워진 디지타이저, 예. 터치 스크린 또는 터치 패드용의 것
044
용량성 수단에 의한 것
H SECTION H — 전기
01
기본적 전기소자
B
케이블; 도체; 절연체; 도전성, 절연성 또는 유전성 특성에 대한 재료의 선택
13
도체 또는 케이블을 제조하기 위하여 특히 사용하는 장치 또는 방법
출원인:
東レ株式会社 TORAY INDUSTRIES, INC. [JP/JP]; 東京都中央区日本橋室町2丁目1番1号 1-1, Nihonbashi-Muromachi 2-chome, Chuo-ku, Tokyo 1038666, JP
발명자:
橋本大樹 HASHIMOTO, Taiki; JP
高瀬皓平 TAKASE, Kohei; JP
우선권 정보:
2017-18450326.09.2017JP
발명의 명칭: (EN) METHOD FOR MANUFACTURING SUBSTRATE WITH ELECTRODES FORMED THEREON
(FR) PROCÉDÉ DE FABRICATION D'UN SUBSTRAT SUR LEQUEL SONT FORMÉES DES ÉLECTRODES
(JA) 電極付き基板の製造方法
요약서:
(EN) Provided is a method for manufacturing a substrate with electrodes formed thereon, wherein positional accuracy is excellent even when a thin film transparent substrate that is difficult to see is used, transmittance differences and moiré can be suppressed, and yield is high. This method for manufacturing a substrate with electrodes formed thereon in which a first electrode, an insulating layer, and a second electrode are formed on a first transparent substrate having a thickness of no greater than 200 μm comprises: a step for forming the first electrode on at least one surface of the first transparent substrate; a step for forming the insulating layer on the surface on which the first electrode of the transparent substrate is formed; and a step for forming the second electrode on the insulating layer, wherein the first electrode and/or the second electrode are opaque.
(FR) L'invention concerne un procédé de fabrication d'un substrat sur lequel sont formées des électrodes. La précision de position est excellente même lorsqu'un substrat transparent à film mince qui est difficile à voir est utilisé, les différences de transmittance et le moiré peuvent être supprimés, et le rendement est élevé. Ledit procédé de fabrication d'un substrat sur lequel sont formées des électrodes dans lequel une première électrode, une couche isolante, et une seconde électrode sont formées sur un premier substrat transparent ayant une épaisseur inférieure ou égale à 200 µm comprend : une étape de formation de la première électrode sur au moins une surface du premier substrat transparent ; une étape de formation de la couche isolante sur la surface sur laquelle est formée la première électrode du substrat transparent ; et une étape de formation de la seconde électrode sur la couche isolante, la première électrode et/ou la seconde électrode étant opaques.
(JA) 視認されにくく、薄膜透明基板を用いても位置精度に優れ、透過率差やモアレを抑制することができる、歩留まりの高い電極付き基板の製造方法を提供する。厚さ200μm以下の第一の透明基板上に、第一の電極、絶縁層および第二の電極を有する電極付き基板の製造方法であって、 前記第一の透明基板の少なくとも片面に第一の電極を形成する工程と、 前記透明基板の第一の電極が形成されている面に絶縁層を形成する工程と、 前記絶縁層上に第二の電極を形成する工程を有し、 第一の電極および/または第二の電極が不透明である電極付き基板の製造方法である。
front page image
지정국: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
아프리카지역 지식재산권기구(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
유라시아 특허청 (AM, AZ, BY, KG, KZ, RU, TJ, TM)
유럽 특허청(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
공개언어: 일본어 (JA)
출원언어: 일본어 (JA)