이 애플리케이션의 일부 콘텐츠는 현재 사용할 수 없습니다.
이 상황이 계속되면 다음 주소로 문의하십시오피드백 및 연락
1. (WO2019044497) METHOD FOR PRODUCING CARRIER AND METHOD FOR POLISHING WAFER
국제사무국에 기록된 최신 서지정보    정보 제출

공개번호: WO/2019/044497 국제출원번호: PCT/JP2018/030303
공개일: 07.03.2019 국제출원일: 14.08.2018
IPC:
H01L 21/304 (2006.01) ,B24B 37/28 (2012.01)
H SECTION H — 전기
01
기본적 전기소자
L
반도체 장치; 다른 곳에 속하지 않는 전기적 고체 장치
21
반도체 장치 또는 고체 장치 또는 그러한 부품의 제조 또는 처리에 특별히 적용되는 방법 또는 장비
02
반도체장치 또는 그 부품의 제조나 처리
04
적어도 하나의 전위장벽 또는 표면장벽(예. PN접합, 공핍층, 캐리어 밀집층)을 갖는 장치
18
불순물(예, 도우핑 물질)을 포함하고 있거나 포함하지 않는 주기율표 제4족의 원소 또는 Ⅲ-Ⅴ족 화합물로 구성된 반도체본체를 갖는 장치
30
21/20~ 21/26에 분류되지 않은 방법이나 장비를 사용한 반도체본체의 처리
302
반도체표면의 물리적 성질 또는 그 형상의 변환, 예. 에칭(etching), 경면연마(polishing), 절단(cutting)
304
기계적 처리. 예, 연마, 경면연마, 절단(cutting)
B SECTION B — 처리조작; 운수
24
연삭(GRINDING); 연마(POLISHING)
B
연삭 또는 연마하기 위한 기계, 장치 또는 공정; 마모면의 드레싱 또는 정상화; 연삭제, 연마제 또는 랩핑제(LAPPING-AGENTS)의 공급
37
래핑 기계 또는 장치; 그것의 부속장치
27
작업 이송기
28
평면에 대한 양면 래핑을 위한 것
출원인:
株式会社SUMCO SUMCO CORPORATION [JP/JP]; 東京都港区芝浦一丁目2番1号 2-1, Shibaura 1-chome, Minato-ku Tokyo 1058634, JP
발명자:
御厨 俊介 MIKURIYA Shunsuke; JP
三浦 友紀 MIURA Tomonori; JP
대리인:
杉村 憲司 SUGIMURA Kenji; JP
우선권 정보:
2017-16538730.08.2017JP
발명의 명칭: (EN) METHOD FOR PRODUCING CARRIER AND METHOD FOR POLISHING WAFER
(FR) PROCÉDÉ DE PRODUCTION D'UN SUPPORT ET PROCÉDÉ DE POLISSAGE DE TRANCHE
(JA) キャリアの製造方法およびウェーハの研磨方法
요약서:
(EN) Proposed are: a method for producing a carrier which is capable of suppressing deterioration of the planarity of a polished semiconductor wafer surface even in cases where double side polishing of a semiconductor wafer is performed repeatedly; and a method for polishing a wafer. The present invention is a method for producing a carrier that is provided with: a metal part which has a retaining hole for retaining a semiconductor wafer; and an annular resin part which is arranged along the inner wall that defines the retaining hole of the metal part, and which protects the outer peripheral portion of the semiconductor wafer. This method for producing a carrier comprises a preparation step (step S1) for preparing the metal part and the resin part, an arrangement step (step S2) for arranging the resin part within the retaining hole of the metal part, and a resin part polishing step (step S4) for polishing both surfaces of the resin part; and this method for producing a carrier is characterized by comprising, before the resin part polishing step (step S4), a swelling during manufacturing step (step S3) for swelling the resin part arranged within the retaining hole of the metal part by impregnating the resin part with a first liquid.
(FR) L'invention concerne : un procédé de production d'un support qui est apte à supprimer la détérioration de la planéité d'une surface de tranche de semi-conducteur polie même dans des cas où le polissage double face d'une tranche de semi-conducteur est réalisé de manière répétée; et un procédé de polissage d'une tranche. La présente invention concerne un procédé de production d'un support qui est pourvu : d'une partie métallique qui comporte un trou de retenue pour retenir une tranche de semi-conducteur; et d'une partie de résine annulaire qui est disposée le long de la paroi interne qui délimite le trou de retenue de la partie métallique, et qui protège la partie périphérique externe de la tranche de semi-conducteur. Ledit procédé de fabrication d'un support comprend une étape de préparation (étape S1) consistant à préparer la pièce métallique et la pièce en résine, une étape de mise en place (étape S2) consistant à placer la partie de résine dans le trou de retenue de la partie métallique, et une étape de polissage de partie de résine (étape S4) consistant à polir les deux surfaces de la partie de résine; et ledit procédé de production d'un support est caractérisé en ce qu'il comprend, avant l'étape de polissage de partie de résine (étape S4), un gonflement pendant l'étape de fabrication (étape S3) consistant à gonfler la partie de résine placée dans le trou de retenue de la pièce métallique par imprégnation de la partie de résine avec un premier liquide.
(JA) 半導体ウェーハの両面研磨処理を繰り返し行った場合にも、研磨された半導体ウェーハ表面の平坦度の悪化を抑制することができるキャリアの製造方法およびウェーハの研磨方法を提案する。半導体ウェーハを保持する保持孔を有する金属部と、該金属部の保持孔を画定する内壁に沿って配置され、半導体ウェーハの外周部を保護する環状の樹脂部とを備えるキャリアを製造する方法であって、金属部および樹脂部を準備する準備工程(ステップS1)と、金属部の保持孔内に樹脂部を配置する配置工程(ステップS2)と、樹脂部の両面を研磨する樹脂部研磨工程(ステップS4)とを備える、キャリアの製造方法において、樹脂部研磨工程(ステップS4)に先立って、金属部の保持孔内に配置された樹脂部に第1の液体を含ませて膨潤させる製造時膨潤工程(ステップS3)を備えることを特徴とする。
front page image
지정국: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
아프리카지역 지식재산권기구(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
유라시아 특허청 (AM, AZ, BY, KG, KZ, RU, TJ, TM)
유럽 특허청(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
공개언어: 일본어 (JA)
출원언어: 일본어 (JA)