이 애플리케이션의 일부 콘텐츠는 현재 사용할 수 없습니다.
이 상황이 계속되면 다음 주소로 문의하십시오피드백 및 연락
1. (WO2019044243) POWER SEMICONDUCTOR MODULE
국제사무국에 기록된 최신 서지정보    정보 제출

공개번호: WO/2019/044243 국제출원번호: PCT/JP2018/027040
공개일: 07.03.2019 국제출원일: 19.07.2018
IPC:
H01L 23/28 (2006.01) ,H01L 23/00 (2006.01) ,H01L 23/29 (2006.01) ,H01L 23/31 (2006.01) ,H01L 25/07 (2006.01) ,H01L 25/18 (2006.01)
H SECTION H — 전기
01
기본적 전기소자
L
반도체 장치; 다른 곳에 속하지 않는 전기적 고체 장치
23
반도체 또는 다른 고체장치의 세부
28
봉함(Encapsulation), 예. 봉함층, 피복(coating)
H SECTION H — 전기
01
기본적 전기소자
L
반도체 장치; 다른 곳에 속하지 않는 전기적 고체 장치
23
반도체 또는 다른 고체장치의 세부
H SECTION H — 전기
01
기본적 전기소자
L
반도체 장치; 다른 곳에 속하지 않는 전기적 고체 장치
23
반도체 또는 다른 고체장치의 세부
28
봉함(Encapsulation), 예. 봉함층, 피복(coating)
29
재료에 특징이 있는 것
H SECTION H — 전기
01
기본적 전기소자
L
반도체 장치; 다른 곳에 속하지 않는 전기적 고체 장치
23
반도체 또는 다른 고체장치의 세부
28
봉함(Encapsulation), 예. 봉함층, 피복(coating)
31
배열에 특징이 있는 것
H SECTION H — 전기
01
기본적 전기소자
L
반도체 장치; 다른 곳에 속하지 않는 전기적 고체 장치
25
복수의 개별 반도체 또는 다른 고체장치로 구성된 조립체
03
장치가 모두 그룹 H01L 27/00 ~ H01L 51/00의 동일 서브그룹에 분류되는 형식의 것, 예. 정류다이오드의 조립체
04
개별의 용기가 없는 것
07
장치가 그룹 29/00으로 분류되는 형식의 것
H SECTION H — 전기
01
기본적 전기소자
L
반도체 장치; 다른 곳에 속하지 않는 전기적 고체 장치
25
복수의 개별 반도체 또는 다른 고체장치로 구성된 조립체
18
장치가 그룹 H01L 27/00~ H01L 51/00 중 동일메인그룹에서 2개 또는 그 이상의 상이한 서브그룹에 분류되는 형식의 것
출원인:
株式会社 日立パワーデバイス HITACHI POWER SEMICONDUCTOR DEVICE, LTD. [JP/JP]; 茨城県日立市大みか町五丁目2番2号 2-2, Omika-cho 5-chome, Hitachi-shi, Ibaraki 3191221, JP
발명자:
川村 大地 KAWAMURA Daichi; JP
増田 徹 MASUDA Toru; JP
楠川 順平 KUSUKAWA Junpei; JP
대리인:
戸田 裕二 TODA Yuji; JP
우선권 정보:
2017-16499730.08.2017JP
발명의 명칭: (EN) POWER SEMICONDUCTOR MODULE
(FR) MODULE SEMI-CONDUCTEUR DE PUISSANCE
(JA) パワー半導体モジュール
요약서:
(EN) The present invention provides a power semiconductor module capable of preventing short-circuit breakdown due to creeping discharge even when the area of a surface electrode on an insulating substrate is enlarged and the creepage distance is reduced in order to ensure high insulation reliability of the power semiconductor module while realizing a large capacity thereof. This power semiconductor module 100 is characterized by being provided with: an insulating substrate 2 in which a first electrode 7-1 and a second electrode 7-2 are provided on front and back surfaces thereof; a power semiconductor chip 1 bonded to the first electrode 7-1; a metal base 3 bonded to the second electrode 7-2; an insulating case 5; and a silicone gel 6 that is disposed in a space formed by the metal base 3 and the insulating case 5 and seals the insulating substrate 2 and the power semiconductor chip 1, wherein side surfaces of the insulating substrate 2 facing each other, or a side surface of the insulating case 5 facing the insulating substrate 2 and a side surface of the insulating substrate 2 are bonded with a hard resin 8, and the hard resin 8 covers a portion of a portion at which the insulating substrate 2 is exposed from the first electrode 7-1 and a portion of the side surface of the insulating substrate 2.
(FR) La présente invention concerne un module semi-conducteur de puissance capable d'empêcher une coupure en court-circuit due à une décharge rampante même lorsque la superficie d'une électrode de surface sur un substrat isolant est agrandie et la distance de fuite est réduite afin d'assurer une fiabilité d'isolation élevée du module semi-conducteur de puissance tout en obtenant une grande capacité de celui-ci. Ledit module semi-conducteur de puissance (100) est caractérisé en ce qu'il comprend : un substrat isolant (2), une première électrode (7-1) et une seconde électrode (7-2) étant disposées sur des surfaces avant et arrière de celui-ci ; une puce à semi-conducteur de puissance (1) soudée à la première électrode (7-1) ; une base métallique (3) soudée à la seconde électrode (7-2) ; un boîtier isolant (5) ; et un gel de silicone (6) qui est disposé dans un espace formé par la base métallique (3) et le boîtier isolant (5) et scelle le substrat isolant (2) et la puce à semi-conducteur de puissance (1), les surfaces latérales du substrat isolant (2) se faisant face, ou une surface latérale du boîtier isolant (5) faisant face au substrat isolant (2) et une surface latérale du substrat isolant (2) étant soudées avec une résine dure (8), et la résine dure (8) recouvrant une partie d'une partie sur laquelle le substrat isolant (2) est exposé à partir de la première électrode (7-1) et une partie de la surface latérale du substrat isolant (2).
(JA) パワー半導体モジュールの大容量化を実現しながら高絶縁信頼性を担保するため、絶縁基板上の表面電極の面積を拡大し沿面距離を縮小した場合でも、沿面放電による短絡破壊を防ぐことを可能とするパワー半導体モジュールを提供する。パワー半導体モジュール100は、第1の電極7-1と第2の電極7-2とが表裏面上に設けられる絶縁基板2と、第1の電極7-1に接合されたパワー半導体チップ1と、第2の電極7-2に接合された金属ベース3と、絶縁ケース5と、金属ベース3と絶縁ケース5とで形成される空間内に配置されて絶縁基板2とパワー半導体チップ1とを封止するシリコーンゲル6とを有し、絶縁基板2の互いに対向する側面同士もしくは絶縁基板2に対向する絶縁ケース5の側面と絶縁基板2の側面とが硬質樹脂8で接合され、硬質樹脂8は絶縁基板2が第1の電極7-1から露出している部分の一部及び絶縁基板2の側面の一部を覆うことを特徴とする。
front page image
지정국: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
아프리카지역 지식재산권기구(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
유라시아 특허청 (AM, AZ, BY, KG, KZ, RU, TJ, TM)
유럽 특허청(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
공개언어: 일본어 (JA)
출원언어: 일본어 (JA)