이 애플리케이션의 일부 콘텐츠는 현재 사용할 수 없습니다.
이 상황이 계속되면 다음 주소로 문의하십시오피드백 및 연락
1. (WO2019044209) SEMICONDUCTOR DEVICE AND ELECTRONIC DEVICE
국제사무국에 기록된 최신 서지정보    정보 제출

공개번호: WO/2019/044209 국제출원번호: PCT/JP2018/026529
공개일: 07.03.2019 국제출원일: 13.07.2018
IPC:
H01L 21/329 (2006.01) ,H01L 21/02 (2006.01) ,H01L 21/822 (2006.01) ,H01L 27/04 (2006.01) ,H01L 27/06 (2006.01) ,H01L 27/146 (2006.01) ,H01L 29/861 (2006.01) ,H01L 29/868 (2006.01) ,H01L 29/87 (2006.01)
H SECTION H — 전기
01
기본적 전기소자
L
반도체 장치; 다른 곳에 속하지 않는 전기적 고체 장치
21
반도체 장치 또는 고체 장치 또는 그러한 부품의 제조 또는 처리에 특별히 적용되는 방법 또는 장비
02
반도체장치 또는 그 부품의 제조나 처리
04
적어도 하나의 전위장벽 또는 표면장벽(예. PN접합, 공핍층, 캐리어 밀집층)을 갖는 장치
18
불순물(예, 도우핑 물질)을 포함하고 있거나 포함하지 않는 주기율표 제4족의 원소 또는 Ⅲ-Ⅴ족 화합물로 구성된 반도체본체를 갖는 장치
328
바이폴라(bipolar)형 장치를 제조하기 위한 다단계공정
329
하나 또는 두개의 전극을 갖는 장치, 예. 다이오드
H SECTION H — 전기
01
기본적 전기소자
L
반도체 장치; 다른 곳에 속하지 않는 전기적 고체 장치
21
반도체 장치 또는 고체 장치 또는 그러한 부품의 제조 또는 처리에 특별히 적용되는 방법 또는 장비
02
반도체장치 또는 그 부품의 제조나 처리
H SECTION H — 전기
01
기본적 전기소자
L
반도체 장치; 다른 곳에 속하지 않는 전기적 고체 장치
21
반도체 장치 또는 고체 장치 또는 그러한 부품의 제조 또는 처리에 특별히 적용되는 방법 또는 장비
70
하나의 공통기판상 또는 기판내에 형성된 복수의 고체구성부품 또는 집적회로로 이루어진 장치 그에 대한 특정부품의 제조 또는 처리; 집적회로장치 또는 그에 대한 특정부품의 제조.
77
하나의 공통기판상 혹은 기판내에 형성된 복수의 고체구성부품 또는 집적회로로 이루어진 장치의 제조 또는 처리
78
상기기판을 복수의 개별장치로 분할
82
복수의 구성부품으로 각각 구성된 장치(예. 집적회로)의 생성
822
기판이 실리콘 기술을 이용한 반도체인 것
H SECTION H — 전기
01
기본적 전기소자
L
반도체 장치; 다른 곳에 속하지 않는 전기적 고체 장치
27
하나의 공통기판내 또는 기판상에 형성된 복수의 반도체구성부품 또는 기타 고체구성부품으로 구성된 장치
02
정류, 발진, 증폭 또는 스위칭에 특별히 적용되는 반도체 구성부품을 포함하고 적어도 하나의 전위 장벽 또는 표면 장벽을 가지는 것; 적어도 하나의 전위 장벽 또는 표면 장벽을 가지는 집적화 된 수동 회로 소자를 포함하는 것
04
기판이 하나의 반도체본체로 되어 있는 것
H SECTION H — 전기
01
기본적 전기소자
L
반도체 장치; 다른 곳에 속하지 않는 전기적 고체 장치
27
하나의 공통기판내 또는 기판상에 형성된 복수의 반도체구성부품 또는 기타 고체구성부품으로 구성된 장치
02
정류, 발진, 증폭 또는 스위칭에 특별히 적용되는 반도체 구성부품을 포함하고 적어도 하나의 전위 장벽 또는 표면 장벽을 가지는 것; 적어도 하나의 전위 장벽 또는 표면 장벽을 가지는 집적화 된 수동 회로 소자를 포함하는 것
04
기판이 하나의 반도체본체로 되어 있는 것
06
복수의 개개의 구성부품을 반복하지 않는 형태로 포함하는 것
H SECTION H — 전기
01
기본적 전기소자
L
반도체 장치; 다른 곳에 속하지 않는 전기적 고체 장치
27
하나의 공통기판내 또는 기판상에 형성된 복수의 반도체구성부품 또는 기타 고체구성부품으로 구성된 장치
14
적외선, 가시광, 단파장의 전자파 또는 입자선 복사에 감응하는 반도체구성부품으로서 이들의 복사선 에너지를 전기적 에너지로 변환하거나 이들의 복사선에 의해 전기적 에너지를 제어하는 것에 특별히 사용되는 것
144
복사선에 의하여 제어되는 장치
146
고체촬상장치(이미지 센서) 구조
H SECTION H — 전기
01
기본적 전기소자
L
반도체 장치; 다른 곳에 속하지 않는 전기적 고체 장치
29
정류, 증폭, 발진 또는 스위칭에 특별히 적용되는 반도체 장치이며, 적어도 1개의 전위 장벽 또는 표면 장벽을 가지는 것; 적어도 1개의 전위 장벽 또는 표면 장벽(예. PN접합 공핍층 또는 캐리어 집중층)을 가지는 캐패시터 또는 저항; 반도체 본체 또는 전극의 세부
66
반도체장치의 형(types)
86
정류, 증폭, 발진 또는 스위칭되는 전류를 흐르게 하는 하나 또는 그 이상의 전극에 단지 제공된 전류의 변화, 또는 전위의 부여만으로 제어 가능한 것
861
다이오드(diodes)
H SECTION H — 전기
01
기본적 전기소자
L
반도체 장치; 다른 곳에 속하지 않는 전기적 고체 장치
29
정류, 증폭, 발진 또는 스위칭에 특별히 적용되는 반도체 장치이며, 적어도 1개의 전위 장벽 또는 표면 장벽을 가지는 것; 적어도 1개의 전위 장벽 또는 표면 장벽(예. PN접합 공핍층 또는 캐리어 집중층)을 가지는 캐패시터 또는 저항; 반도체 본체 또는 전극의 세부
66
반도체장치의 형(types)
86
정류, 증폭, 발진 또는 스위칭되는 전류를 흐르게 하는 하나 또는 그 이상의 전극에 단지 제공된 전류의 변화, 또는 전위의 부여만으로 제어 가능한 것
861
다이오드(diodes)
868
PIN 다이오드
H SECTION H — 전기
01
기본적 전기소자
L
반도체 장치; 다른 곳에 속하지 않는 전기적 고체 장치
29
정류, 증폭, 발진 또는 스위칭에 특별히 적용되는 반도체 장치이며, 적어도 1개의 전위 장벽 또는 표면 장벽을 가지는 것; 적어도 1개의 전위 장벽 또는 표면 장벽(예. PN접합 공핍층 또는 캐리어 집중층)을 가지는 캐패시터 또는 저항; 반도체 본체 또는 전극의 세부
66
반도체장치의 형(types)
86
정류, 증폭, 발진 또는 스위칭되는 전류를 흐르게 하는 하나 또는 그 이상의 전극에 단지 제공된 전류의 변화, 또는 전위의 부여만으로 제어 가능한 것
861
다이오드(diodes)
87
사이리스터(thyristor)다이오드, 예. Shockley 다이오드, 브레이크-오버(break-over) 다이오드
출원인:
ソニーセミコンダクタソリューションズ株式会社 SONY SEMICONDUCTOR SOLUTIONS CORPORATION [JP/JP]; 神奈川県厚木市旭町四丁目14番1号 4-14-1, Asahi-cho, Atsugi-shi, Kanagawa 2430014, JP
발명자:
岡野 仁志 OKANO, Hitoshi; JP
대리인:
亀谷 美明 KAMEYA, Yoshiaki; JP
金本 哲男 KANEMOTO, Tetsuo; JP
萩原 康司 HAGIWARA, Yasushi; JP
우선권 정보:
2017-16561930.08.2017JP
발명의 명칭: (EN) SEMICONDUCTOR DEVICE AND ELECTRONIC DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEUR ET DISPOSITIF ÉLECTRONIQUE
(JA) 半導体装置及び電子機器
요약서:
(EN) [Problem] To provide a semiconductor device which is capable of withstanding a higher voltage with more efficient area occupation. [Solution] A semiconductor device which is provided with: a first conductivity type layer into which an impurity of a first conductivity type is introduced; a second conductivity type layer into which an impurity of a second conductivity type is introduced, said impurity of a second conductivity type having a polarity that is different from the polarity of the impurity of a first conductivity type; and an intermediate layer which is sandwiched between the first conductivity type layer and the second conductivity type layer, and which does not contain the impurity of a first conductivity type or the impurity of a second conductivity type, or alternatively has a concentration of the impurity of a first conductivity type or the impurity of a second conductivity type lower than the concentration of the impurity of the first conductivity type layer or the second conductivity type layer. This semiconductor device is configured such that the first conductivity type layer, the intermediate layer and the second conductivity type layer are laminated within a semiconductor substrate in the thickness direction of the semiconductor substrate.
(FR) Le problème décrit par la présente invention est de fournir un dispositif à semi-conducteur qui est capable de supporter une tension plus élevée avec une occupation de zone plus efficace. La solution selon l'invention concerne un dispositif à semi-conducteur qui comprend : une couche de premier type de conductivité dans laquelle une impureté d'un premier type de conductivité est introduite; une couche de second type de conductivité dans laquelle une impureté d'un second type de conductivité est introduite, ladite impureté d'un second type de conductivité ayant une polarité qui est différente de la polarité de l'impureté d'un premier type de conductivité; et une couche intermédiaire qui est prise en sandwich entre la couche de premier type de conductivité et la couche de second type de conductivité, et qui ne contient pas l'impureté d'un premier type de conductivité ou l'impureté d'un second type de conductivité, ou en variante présente une concentration de l'impureté d'un premier type de conductivité ou de l'impureté d'un second type de conductivité inférieure à la concentration de l'impureté de la couche de premier type de conductivité ou de la couche de second type de conductivité. Ce dispositif à semi-conducteur est configuré de telle sorte que la couche de premier type de conductivité, la couche intermédiaire et la couche de second type de conductivité sont stratifiées à l'intérieur d'un substrat semi-conducteur dans la direction de l'épaisseur du substrat semi-conducteur.
(JA) 【課題】より効率的な占有面積で、より高電圧に耐えられる半導体装置を提供する。 【解決手段】第1導電型不純物が導入された第1導電型層と、前記第1導電型不純物と極性が異なる第2導電型不純物が導入された第2導電型層と、前記第1導電型層及び前記第2導電型層に挟持され、前記第1導電型不純物又は前記第2導電型不純物を含まない、又は前記第1導電型不純物又は前記第2導電型不純物の濃度が前記第1導電型層及び第2導電型層よりも低い中間層と、を備え、前記第1導電型層、前記中間層及び前記第2導電型層は、半導体基板の内部に前記半導体基板の厚み方向に積層されて設けられる、半導体装置。
front page image
지정국: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
아프리카지역 지식재산권기구(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
유라시아 특허청 (AM, AZ, BY, KG, KZ, RU, TJ, TM)
유럽 특허청(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
공개언어: 일본어 (JA)
출원언어: 일본어 (JA)