이 애플리케이션의 일부 콘텐츠는 현재 사용할 수 없습니다.
이 상황이 계속되면 다음 주소로 문의하십시오피드백 및 연락
1. (WO2019043969) SEMICONDUCTOR RELAY MODULE
국제사무국에 기록된 최신 서지정보정보 제출

공개번호: WO/2019/043969 국제출원번호: PCT/JP2017/046078
공개일: 07.03.2019 국제출원일: 22.12.2017
IPC:
H03K 17/687 (2006.01) ,H03K 17/78 (2006.01)
H SECTION H — 전기
03
기본전자회로
K
펄스(PULSE)기술
17
전자적 스위칭 또는 게이팅, 즉 메이크 및 브레이크접점에 의하지 않는 것
51
상술된 구성요소의 이용에 의해서 특징되는 것
56
능동소자로써 반도체장치를 이용한 것
687
전계효과트랜지스터(FET)를 갖는 장치
H SECTION H — 전기
03
기본전자회로
K
펄스(PULSE)기술
17
전자적 스위칭 또는 게이팅, 즉 메이크 및 브레이크접점에 의하지 않는 것
51
상술된 구성요소의 이용에 의해서 특징되는 것
78
광-전자소자를 능동소자로써 이용하는 것, 즉, 광방출과 광유전소자를 전기적으로 광학결합한 것
출원인:
オムロン株式会社 OMRON CORPORATION [JP/JP]; 京都府京都市下京区塩小路通堀川東入南不動堂町801番地 801, Minamifudodo-cho, Horikawahigashiiru, Shiokoji-dori, Shimogyo-ku, Kyoto-shi, Kyoto 6008530, JP
발명자:
芥川 智亘 AKUTAGAWA, Toshinobu; JP
森本 洋介 MORIMOTO, Yosuke; JP
鶴巣 哲朗 TSURUSU, Tetsuro; JP
대리인:
鮫島 睦 SAMEJIMA, Mutsumi; JP
和田 充夫 WADA, Mitsuo; JP
우선권 정보:
2017-16740131.08.2017JP
발명의 명칭: (EN) SEMICONDUCTOR RELAY MODULE
(FR) MODULE DE RELAIS À SEMI-CONDUCTEURS
(JA) 半導体リレーモジュール
요약서:
(EN) A semiconductor relay module, wherein inside a package: one of a pair of inputs of a first semiconductor relay is connected to a first input terminal; the other of the pair of inputs of the first semiconductor relay is connected to a second input terminal; one of a pair of inputs of a second semiconductor relay is connected to the second input terminal; the other of the pair of inputs of the second semiconductor relay is connected to the first input terminal; one of a pair of inputs of a third semiconductor relay is connected to a third input terminal; and the other of the pair of inputs of the third semiconductor relay is connected to the first input terminal or the second input terminal.
(FR) La présente invention concerne un module de relais à semi-conducteurs. À l'intérieur d'un boîtier : une première entrée d'une paire d'entrées d'un premier relais à semi-conducteurs est connectée à une première borne d'entrée ; l'autre entrée de la paire d'entrées du premier relais à semi-conducteurs est connectée à une deuxième borne d'entrée ; une première entrée d'une paire d'entrées d'un deuxième relais à semi-conducteurs est connectée à la deuxième borne d'entrée ; l'autre entrée de la paire d'entrées du deuxième relais à semi-conducteurs est connectée à la première borne d'entrée ; une première entrée d'une paire d'entrées d'un troisième relais à semi-conducteurs est connectée à une troisième borne d'entrée ; et l'autre entrée de la paire d'entrées du troisième relais à semi-conducteurs est connectée à la première borne d'entrée ou à la deuxième borne d'entrée.
(JA) 半導体リレーモジュールにおいて、パッケージの内部で、第1半導体リレーの一対の入力部の一方を第1入力端子に接続し、第1半導体リレーの一対の入力部の他方を第2入力端子に接続し、第2半導体リレーの一対の入力部の一方を第2入力端子に接続し、第2半導体リレーの一対の入力部の他方を第1入力端子に接続し、第3半導体リレーの一対の入力部の一方を第3入力端子に接続し、第3半導体リレーの一対の入力部の他方を第1入力端子または第2入力端子に接続する。
front page image
지정국: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
아프리카지역 지식재산권기구(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
유라시아 특허청(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
유럽 특허청(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
아프리카 지식재산권기구(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
공개언어: 일본어 (JA)
출원언어: 일본어 (JA)