이 애플리케이션의 일부 콘텐츠는 현재 사용할 수 없습니다.
이 상황이 계속되면 다음 주소로 문의하십시오피드백 및 연락
1. (WO2019043890) METHOD FOR MANUFACTURING SEMICONDUCTOR WAFER
국제사무국에 기록된 최신 서지정보정보 제출

공개번호: WO/2019/043890 국제출원번호: PCT/JP2017/031461
공개일: 07.03.2019 국제출원일: 31.08.2017
IPC:
H01L 21/304 (2006.01)
H SECTION H — 전기
01
기본적 전기소자
L
반도체 장치; 다른 곳에 속하지 않는 전기적 고체 장치
21
반도체 장치 또는 고체 장치 또는 그러한 부품의 제조 또는 처리에 특별히 적용되는 방법 또는 장비
02
반도체장치 또는 그 부품의 제조나 처리
04
적어도 하나의 전위장벽 또는 표면장벽(예. PN접합, 공핍층, 캐리어 밀집층)을 갖는 장치
18
불순물(예, 도우핑 물질)을 포함하고 있거나 포함하지 않는 주기율표 제4족의 원소 또는 Ⅲ-Ⅴ족 화합물로 구성된 반도체본체를 갖는 장치
30
21/20~ 21/26에 분류되지 않은 방법이나 장비를 사용한 반도체본체의 처리
302
반도체표면의 물리적 성질 또는 그 형상의 변환, 예. 에칭(etching), 경면연마(polishing), 절단(cutting)
304
기계적 처리. 예, 연마, 경면연마, 절단(cutting)
출원인:
株式会社SUMCO SUMCO CORPORATION [JP/JP]; 東京都港区芝浦一丁目2番1号 1-2-1 Shibaura, Minato-ku, Tokyo 1058634, JP
발명자:
谷本 竜一 TANIMOTO Ryuichi; JP
대리인:
特許業務法人特許事務所サイクス SIKS & CO.; 東京都中央区京橋一丁目8番7号 京橋日殖ビル8階 8th Floor, Kyobashi-Nisshoku Bldg., 8-7, Kyobashi 1-chome, Chuo-ku, Tokyo 1040031, JP
우선권 정보:
발명의 명칭: (EN) METHOD FOR MANUFACTURING SEMICONDUCTOR WAFER
(FR) PROCÉDÉ DE FABRICATION D'UNE PLAQUETTE DE SEMI-CONDUCTEUR
(JA) 半導体ウェーハの製造方法
요약서:
(EN) Provided is a method for manufacturing a semiconductor wafer, wherein: the method includes a multistage polishing step including three or more stages of polishing steps performed using polishing agents containing abrasive grains; in the multistage polishing step, the abrasive grain concentration of the polishing agent used in the final polishing step of the multistage polishing step, the abrasive grain concentration of the polishing agent used in a one-stage-prior polishing step performed one stage prior to the final polishing step, and the abrasive grain concentration of the polishing agent used in a two-stage-prior polishing step performed two stages prior to the final polishing step satisfy the following relationship 1; and the abrasive grains contained in the polishing agent used in the one-stage-prior polishing step have a degree of association of over 1.50 and an average grain diameter of 65 nm or higher as measured by dynamic light scattering. (Relationship 1) Abrasive grain concentration of the polishing agent used in the two-stage-prior polishing step > abrasive grain concentration of the polishing agent used in the one-stage-prior polishing step > abrasive grain concentration of the polishing agent used in the final polishing step
(FR) L'invention concerne un procédé de fabrication d'une plaquette de semi-conducteur, le procédé comprenant une étape de polissage à étapes multiples comprenant au moins trois étapes d'étapes de polissage effectuées à l'aide d'agents de polissage contenant des grains abrasifs ; lors de l'étape de polissage à étapes multiples, la concentration en grains abrasifs de l'agent de polissage utilisé lors de l'étape de polissage finale de l'étape de polissage à étapes multiples, la concentration en grains abrasifs de l'agent de polissage utilisé lors d'une étape de polissage d'une étape préalable effectuée une étape avant l'étape de polissage finale, et la concentration en grains abrasifs de l'agent de polissage utilisé lors d'une étape de polissage de deux étapes préalables effectuée deux étapes avant l'étape de polissage finale satisfont la relation suivante 1 ; et les grains abrasifs contenus dans l'agent de polissage utilisé lors de l'étape de polissage d'une étape préalable ont un degré d'association de plus de 1,50 et un diamètre de grain moyen supérieur ou égal à 65 nm tel que mesuré par diffusion de lumière dynamique. (Relation 1) Concentration en grains abrasifs de l'agent de polissage utilisé lors de l'étape de polissage de deux étapes préalable > concentration en grains abrasifs de l'agent de polissage utilisé lors de l'étape de polissage d'une étape préalable > concentration en grains abrasifs de l'agent de polissage utilisé lors de l'étape de polissage finale
(JA) 半導体ウェーハの製造方法であって、砥粒を含む研磨剤を用いて行われる3段階以上の研磨工程を含む多段研磨工程を含み、上記多段研磨工程において、この多段研磨工程の最終研磨工程において使用される研磨剤の砥粒濃度と、最終研磨工程の1段階前に行われる1段階前研磨工程において使用される研磨剤の砥粒濃度と、最終研磨工程の2段階前に行われる2段階前研磨工程において使用される研磨剤の砥粒濃度とが下記関係式1を満たし、且つ1段階前研磨工程において使用される研磨剤に含まれる砥粒の動的光散乱法により求められる平均粒径は65nm以上であり且つ会合度は1.50超である半導体ウェーハの製造方法が提供される。 (関係式1) 2段階前研磨工程において使用される研磨剤の砥粒濃度>1段階前研磨工程において使用される研磨剤の砥粒濃度>最終研磨工程において使用される研磨剤の砥粒濃度
front page image
지정국: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
아프리카지역 지식재산권기구(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
유라시아 특허청(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
유럽 특허청(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
아프리카 지식재산권기구(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
공개언어: 일본어 (JA)
출원언어: 일본어 (JA)