이 애플리케이션의 일부 콘텐츠는 현재 사용할 수 없습니다.
이 상황이 계속되면 다음 주소로 문의하십시오피드백 및 연락
1. (WO2019042107) ARRAY SUBSTRATE, METHOD FOR MANUFACTURING SAME, AND DISPLAY DEVICE
국제사무국에 기록된 최신 서지정보    정보 제출

공개번호: WO/2019/042107 국제출원번호: PCT/CN2018/099537
공개일: 07.03.2019 국제출원일: 09.08.2018
IPC:
H01L 23/58 (2006.01) ,H01L 27/12 (2006.01) ,H01L 21/84 (2006.01)
H SECTION H — 전기
01
기본적 전기소자
L
반도체 장치; 다른 곳에 속하지 않는 전기적 고체 장치
23
반도체 또는 다른 고체장치의 세부
58
달리 분류되지 않은 반도체장치용 구조적 전기적 배열
H SECTION H — 전기
01
기본적 전기소자
L
반도체 장치; 다른 곳에 속하지 않는 전기적 고체 장치
27
하나의 공통기판내 또는 기판상에 형성된 복수의 반도체구성부품 또는 기타 고체구성부품으로 구성된 장치
02
정류, 발진, 증폭 또는 스위칭에 특별히 적용되는 반도체 구성부품을 포함하고 적어도 하나의 전위 장벽 또는 표면 장벽을 가지는 것; 적어도 하나의 전위 장벽 또는 표면 장벽을 가지는 집적화 된 수동 회로 소자를 포함하는 것
12
기판이 반도체 이외의 것, 예. 절연체
H SECTION H — 전기
01
기본적 전기소자
L
반도체 장치; 다른 곳에 속하지 않는 전기적 고체 장치
21
반도체 장치 또는 고체 장치 또는 그러한 부품의 제조 또는 처리에 특별히 적용되는 방법 또는 장비
70
하나의 공통기판상 또는 기판내에 형성된 복수의 고체구성부품 또는 집적회로로 이루어진 장치 그에 대한 특정부품의 제조 또는 처리; 집적회로장치 또는 그에 대한 특정부품의 제조.
77
하나의 공통기판상 혹은 기판내에 형성된 복수의 고체구성부품 또는 집적회로로 이루어진 장치의 제조 또는 처리
78
상기기판을 복수의 개별장치로 분할
82
복수의 구성부품으로 각각 구성된 장치(예. 집적회로)의 생성
84
기판이 반도체 이외인 것, 예. 절연기판
출원인:
京东方科技集团股份有限公司 BOE TECHNOLOGY GROUP CO., LTD. [CN/CN]; 中国北京市 朝阳区酒仙桥路10号 No.10 Jiuxianqiao Rd., Chaoyang District Beijing 100015, CN
成都京东方光电科技有限公司 CHENGDU BOE OPTOELECTRONICS TECHNOLOGY CO., LTD. [CN/CN]; 中国四川省成都市 高新区(西区)合作路1188号 No.1188 Hezuo Rd., (West Zone), Hi-tech Development Zone Chengdu, Sichuan 611731, CN
발명자:
徐元杰 XU, Yuanjie; CN
高山 GAO, Shan; CN
대리인:
中国专利代理(香港)有限公司 CHINA PATENT AGENT (H.K.) LTD.; 中国香港特别行政区 湾仔港湾道23号鹰君中心22号楼 22/F, Great Eagle Centre 23 Harbour Road, Wanchai Hong Kong, CN
우선권 정보:
201710778806.731.08.2017CN
발명의 명칭: (EN) ARRAY SUBSTRATE, METHOD FOR MANUFACTURING SAME, AND DISPLAY DEVICE
(FR) SUBSTRAT DE RÉSEAU, SON PROCÉDÉ DE FABRICATION ET DISPOSITIF D'AFFICHAGE
(ZH) 阵列基板及其制作方法以及显示装置
요약서:
(EN) The present disclosure relates to the technical field of display, and provides an array substrate, a method for manufacturing same, and a display device. The array substrate comprises a display area and a wiring area surrounding the display area. The array substrate further comprises a base substrate as well as a first conductive layer, a first insulating layer, a second conductive layer, a second insulating layer, and a patterned shielding layer sequentially arranged on the base substrate. The shielding layer comprises a shielding part located in the wiring area. The first conductive layer comprises a first signal line lead located in the wiring area, the second conductive layer comprises a second signal line lead located in the wiring area, and orthographic projections of the first signal line lead and second signal line lead on the base substrate do not overlap. A difference value between a vertical distance from the first signal line lead to the shielding layer and a vertical distance from the second signal line lead to the shielding layer is smaller than the thickness of the first insulating layer.
(FR) La présente invention se rapporte au champ technique de l’affichage, et concerne un substrat de réseau, son procédé de fabrication et un dispositif d’affichage. Le substrat de réseau comprend une zone d’affichage et une zone de câblage entourant la zone d'affichage. Le substrat de réseau comprend en outre un substrat de base ainsi qu'une première couche conductrice, une première couche isolante, une seconde couche conductrice, une seconde couche isolante, et une couche de blindage à motifs disposée de manière séquentielle sur le substrat de base. La couche de blindage comprend une partie de blindage située dans la zone de câblage. La première couche conductrice comprend un premier conducteur de ligne de signal situé dans la zone de câblage, la seconde couche conductrice comprenant un second conducteur de ligne de signal situé dans la zone de câblage, et des projections orthographiques du premier conducteur de ligne de signal et du second conducteur de ligne de signal sur le substrat de base ne se chevauchent pas. Une valeur de différence entre une distance verticale du premier conducteur de ligne de signal à la couche de blindage et une distance verticale du second conducteur de ligne de signal à la couche de blindage est inférieure à l'épaisseur de la première couche isolante.
(ZH) 本公开涉及显示技术领域,并且提供了阵列基板及其制作方法以及显示装置。阵列基板包括显示区域以及围绕显示区域的走线区域。阵列基板还包括衬底基板以及依次设置在衬底基板上的第一导电层、第一绝缘层、第二导电层、第二绝缘层和图案化的屏蔽层。屏蔽层包括位于走线区域中的屏蔽部分。第一导电层包括位于走线区域中的第一信号线引线,并且第二导电层包括位于走线区域中的第二信号线引线,第一信号线引线与第二信号线引线在衬底基板上的正投影不重叠。第一信号线引线到屏蔽层的垂直距离与第二信号线引线到屏蔽层的垂直距离之间的差值小于第一绝缘层的厚度。
front page image
지정국: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
아프리카지역 지식재산권기구(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
유라시아 특허청 (AM, AZ, BY, KG, KZ, RU, TJ, TM)
유럽 특허청(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
공개언어: 중국어 (ZH)
출원언어: 중국어 (ZH)