이 애플리케이션의 일부 콘텐츠는 현재 사용할 수 없습니다.
이 상황이 계속되면 다음 주소로 문의하십시오피드백 및 연락
1. (WO2019025453) METHOD FOR PRODUCING AN OPTOELECTRONIC COMPONENT
국제사무국에 기록된 최신 서지정보    정보 제출

공개번호: WO/2019/025453 국제출원번호: PCT/EP2018/070761
공개일: 07.02.2019 국제출원일: 31.07.2018
IPC:
H01L 33/54 (2010.01) ,H01L 33/50 (2010.01) ,H01L 33/56 (2010.01) ,H01L 33/58 (2010.01)
H SECTION H — 전기
01
기본적 전기소자
L
반도체 장치; 다른 곳에 속하지 않는 전기적 고체 장치
33
광, 예, 적외광, 의 방출에 특별히 적용되는 적어도 한개의 전위 장벽 또는 표면 장벽을 가지는 반도체 장치;그들 장치 또는 그 부품의 제조, 또는 처리에 특별히 적용되는 방법 또는 장치;그들 장치의 세부 '
48
반도체 몸체 패키지에 특징이 있는 것
52
봉지부
54
특이한 형상을 가짐
H SECTION H — 전기
01
기본적 전기소자
L
반도체 장치; 다른 곳에 속하지 않는 전기적 고체 장치
33
광, 예, 적외광, 의 방출에 특별히 적용되는 적어도 한개의 전위 장벽 또는 표면 장벽을 가지는 반도체 장치;그들 장치 또는 그 부품의 제조, 또는 처리에 특별히 적용되는 방법 또는 장치;그들 장치의 세부 '
48
반도체 몸체 패키지에 특징이 있는 것
50
파장 변환 요소들
H SECTION H — 전기
01
기본적 전기소자
L
반도체 장치; 다른 곳에 속하지 않는 전기적 고체 장치
33
광, 예, 적외광, 의 방출에 특별히 적용되는 적어도 한개의 전위 장벽 또는 표면 장벽을 가지는 반도체 장치;그들 장치 또는 그 부품의 제조, 또는 처리에 특별히 적용되는 방법 또는 장치;그들 장치의 세부 '
48
반도체 몸체 패키지에 특징이 있는 것
52
봉지부
56
재료, 예)에폭시 또는 실리콘 수지
H SECTION H — 전기
01
기본적 전기소자
L
반도체 장치; 다른 곳에 속하지 않는 전기적 고체 장치
33
광, 예, 적외광, 의 방출에 특별히 적용되는 적어도 한개의 전위 장벽 또는 표면 장벽을 가지는 반도체 장치;그들 장치 또는 그 부품의 제조, 또는 처리에 특별히 적용되는 방법 또는 장치;그들 장치의 세부 '
48
반도체 몸체 패키지에 특징이 있는 것
58
광학계 형성 요소
출원인:
OSRAM OPTO SEMICONDUCTORS GMBH [DE/DE]; Leibnizstr. 4 93055 Regensburg, DE
발명자:
LEISEN, Daniel; DE
WIESMANN, Christopher; DE
BRUNNER, Herbert; DE
PEYKER, Ludwig; DE
DINU, Emilia; DE
LINKOV, Alexander; DE
EBERHARD, Jens; DE
KEITH, Christina; DE
PINDL, Markus; null
REESWINKEL, Thomas; DE
RICHTER, Daniel; DE
대리인:
PATENTANWALTSKANZLEI WILHELM & BECK; Prinzenstr. 13 80639 München, DE
우선권 정보:
10 2017 117 438.901.08.2017DE
발명의 명칭: (EN) METHOD FOR PRODUCING AN OPTOELECTRONIC COMPONENT
(FR) PROCÉDÉ DE FABRICATION D'UN COMPOSANT OPTOÉLECTRONIQUE
(DE) VERFAHREN ZUM HERSTELLEN EINES OPTOELEKTRONISCHEN BAUELEMENTS
요약서:
(EN) The invention relates to a method for producing an optoelectronic component, comprising the following method steps: A support having a top side is provided. An optoelectronic semiconductor chip is arranged above the top side of the support. Furthermore, a potting material is arranged above the top side of the support, the optoelectronic semiconductor chip being embedded into the potting material. The potting material forms a potting surface. A part of the potting material is removed at the potting surface. In this case, a topography is generated at the potting surface.
(FR) L'invention concerne un procédé de fabrication d'un composant optoélectronique comprenant les étapes suivantes. Un support présentant une face supérieure est fourni. Une puce à semi-conducteur optoélectronique est disposée au-dessus de la face supérieure du support. Une matière d’enrobage est également disposée au-dessus de la face supérieure dudit support, la puce à semi-conducteur optoélectronique étant noyée dans ladite matière d’enrobage. Cette matière d'enrobage forme une surface d’enrobage. Une partie de ladite matière d’enrobage est éliminée sur la surface d’enrobage. Une topographie est ainsi créée au niveau de ladite surface d’enrobage.
(DE) Ein Verfahren zum Herstellen eines optoelektronischen Bauelements weist die folgenden Verfahrensschritte auf. Ein Träger mit einer Oberseite wird bereitgestellt. Über der Oberseite des Trägers wird ein optoelektronischer Halbleiterchip angeordnet. Weiterhin wird über der Oberseite des Trägers ein Vergussmaterial angeordnet, wobei der optoelektronische Halbleiterchip in das Vergussmaterial eingebettet wird. Das Vergussmaterial bildet eine Vergussoberfläche. Ein Teil des Vergussmaterials wird an der Vergussoberfläche entfernt. Dabei wird an der Vergussoberfläche eine Topographie erzeugt.
front page image
지정국: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
아프리카지역 지식재산권기구(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
유라시아 특허청 (AM, AZ, BY, KG, KZ, RU, TJ, TM)
유럽 특허청(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
공개언어: 독일어 (DE)
출원언어: 독일어 (DE)