이 애플리케이션의 일부 콘텐츠는 현재 사용할 수 없습니다.
이 상황이 계속되면 다음 주소로 문의하십시오피드백 및 연락
1. (WO2019025009) METHOD FOR PRODUCING AN OPTOELECTRONIC SEMICONDUCTOR DEVICE
국제사무국에 기록된 최신 서지정보    정보 제출

공개번호: WO/2019/025009 국제출원번호: PCT/EP2017/069834
공개일: 07.02.2019 국제출원일: 04.08.2017
IPC:
H01L 33/50 (2010.01) ,H01L 33/48 (2010.01) ,H01L 33/54 (2010.01) ,H01L 33/56 (2010.01)
H SECTION H — 전기
01
기본적 전기소자
L
반도체 장치; 다른 곳에 속하지 않는 전기적 고체 장치
33
광, 예, 적외광, 의 방출에 특별히 적용되는 적어도 한개의 전위 장벽 또는 표면 장벽을 가지는 반도체 장치;그들 장치 또는 그 부품의 제조, 또는 처리에 특별히 적용되는 방법 또는 장치;그들 장치의 세부 '
48
반도체 몸체 패키지에 특징이 있는 것
50
파장 변환 요소들
H SECTION H — 전기
01
기본적 전기소자
L
반도체 장치; 다른 곳에 속하지 않는 전기적 고체 장치
33
광, 예, 적외광, 의 방출에 특별히 적용되는 적어도 한개의 전위 장벽 또는 표면 장벽을 가지는 반도체 장치;그들 장치 또는 그 부품의 제조, 또는 처리에 특별히 적용되는 방법 또는 장치;그들 장치의 세부 '
48
반도체 몸체 패키지에 특징이 있는 것
H SECTION H — 전기
01
기본적 전기소자
L
반도체 장치; 다른 곳에 속하지 않는 전기적 고체 장치
33
광, 예, 적외광, 의 방출에 특별히 적용되는 적어도 한개의 전위 장벽 또는 표면 장벽을 가지는 반도체 장치;그들 장치 또는 그 부품의 제조, 또는 처리에 특별히 적용되는 방법 또는 장치;그들 장치의 세부 '
48
반도체 몸체 패키지에 특징이 있는 것
52
봉지부
54
특이한 형상을 가짐
H SECTION H — 전기
01
기본적 전기소자
L
반도체 장치; 다른 곳에 속하지 않는 전기적 고체 장치
33
광, 예, 적외광, 의 방출에 특별히 적용되는 적어도 한개의 전위 장벽 또는 표면 장벽을 가지는 반도체 장치;그들 장치 또는 그 부품의 제조, 또는 처리에 특별히 적용되는 방법 또는 장치;그들 장치의 세부 '
48
반도체 몸체 패키지에 특징이 있는 것
52
봉지부
56
재료, 예)에폭시 또는 실리콘 수지
출원인:
OSRAM OPTO SEMICONDUCTORS GMBH [DE/DE]; Leibnizstr. 4 93055 Regensburg, DE
발명자:
CHANG, Seng-Teong; MY
OR, Choon Keat; MY
NG, Lee-Ying Jacqueline; MY
LOOI, Chai-Yun Jade; MY
대리인:
EPPING HERMANN FISCHER PATENTANWALTSGESELLSCHAFT MBH; Schloßschmidstr. 5 80639 München, DE
우선권 정보:
발명의 명칭: (EN) METHOD FOR PRODUCING AN OPTOELECTRONIC SEMICONDUCTOR DEVICE
(FR) PROCÉDÉ DE PRODUCTION DE DISPOSITIF À SEMI-CONDUCTEUR OPTOÉLECTRONIQUE
요약서:
(EN) A method for producing an optoelectronic semiconductor device (10) is specified, said method comprising the following steps: - providing a frame part (1) which comprises a plurality of openings (11), - providing an auxiliary carrier (2), - connecting the auxiliary carrier (2) to the frame part (1) such that the auxiliary carrier (2) covers at least some of the openings (11) at an underside (1a) of the frame part (1), - placing conversion elements (3) onto the auxiliary carrier (2) in at least some of the openings (11), - placing optoelectronic semiconductor chips (4) onto the conversion elements (3) in at least some of the openings (11), - applying a housing (5) onto the conversion elements (3) and around the semiconductor chips (4) in at least some of the openings (11), - removing the frame part (1) and the auxiliary carrier (2).
(FR) L'invention concerne un procédé de production d'un dispositif à semi-conducteur optoélectronique (10), ledit procédé comprenant les étapes suivantes : - fournir une partie cadre (1) qui comprend une pluralité d'ouvertures (11), - fournir un support auxiliaire (2), - relier le support auxiliaire (2) à la partie cadre (1) de telle sorte que le support auxiliaire (2) recouvre au moins certaines des ouvertures (11) sur une face inférieure (1a) de la partie cadre (1), - placer des éléments de conversion (3) sur le support auxiliaire (2) dans au moins certaines des ouvertures (11), - placer des puces semi-conductrices optoélectroniques (4) sur les éléments de conversion (3) dans au moins certaines des ouvertures (11), - appliquer un boîtier (5) sur les éléments de conversion (3) et autour des puces semi-conductrices (4) dans au moins certaines des ouvertures (11), - retirer la partie cadre (1) et le support auxiliaire (2).
front page image
지정국: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
아프리카지역 지식재산권기구(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
유라시아 특허청 (AM, AZ, BY, KG, KZ, RU, TJ, TM)
유럽 특허청(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
공개언어: 영어 (EN)
출원언어: 영어 (EN)