이 애플리케이션의 일부 콘텐츠는 현재 사용할 수 없습니다.
이 상황이 계속되면 다음 주소로 문의하십시오피드백 및 연락
1. (WO2019024760) PIXEL CIRCUIT, MANUFACTURING METHOD THEREOF, AND DISPLAY DEVICE.
국제사무국에 기록된 최신 서지정보    정보 제출

공개번호: WO/2019/024760 국제출원번호: PCT/CN2018/097236
공개일: 07.02.2019 국제출원일: 26.07.2018
IPC:
H01L 27/32 (2006.01) ,H01L 21/77 (2017.01)
H SECTION H — 전기
01
기본적 전기소자
L
반도체 장치; 다른 곳에 속하지 않는 전기적 고체 장치
27
하나의 공통기판내 또는 기판상에 형성된 복수의 반도체구성부품 또는 기타 고체구성부품으로 구성된 장치
28
능동 부분으로서 유기 재료를 이용하거나 능동 부분으로서 유기 재료와 다른 재료와의 조합을 이용하는 구성부품을 포함하는 것
32
광방출에 특별히 적용되는 구성부품을 가지는 것, 예.유기 발광 다이오드를 사용한 플랫 패널 디스플레이
H SECTION H — 전기
01
기본적 전기소자
L
반도체 장치; 다른 곳에 속하지 않는 전기적 고체 장치
21
반도체 장치 또는 고체 장치 또는 그러한 부품의 제조 또는 처리에 특별히 적용되는 방법 또는 장비
70
하나의 공통기판상 또는 기판내에 형성된 복수의 고체구성부품 또는 집적회로로 이루어진 장치 그에 대한 특정부품의 제조 또는 처리; 집적회로장치 또는 그에 대한 특정부품의 제조.
77
하나의 공통기판상 혹은 기판내에 형성된 복수의 고체구성부품 또는 집적회로로 이루어진 장치의 제조 또는 처리
출원인:
京东方科技集团股份有限公司 BOE TECHNOLOGY GROUP CO., LTD. [CN/CN]; 中国北京市 朝阳区酒仙桥路10号 No. 10 Jiuxianqiao Rd., Chaoyang District Beijing 100015, CN
발명자:
宋振 SONG, Zhen; CN
王国英 WANG, Guoying; CN
대리인:
北京市柳沈律师事务所 LIU, SHEN & ASSOCIATES; 中国北京市 海淀区彩和坊路10号1号楼10层 10th Floor, Building 1 10 Caihefang Road, Haidian District Beijing 100080, CN
우선권 정보:
201710646875.201.08.2017CN
발명의 명칭: (EN) PIXEL CIRCUIT, MANUFACTURING METHOD THEREOF, AND DISPLAY DEVICE.
(FR) CIRCUIT DE PIXELS, SON PROCÉDÉ DE FABRICATION ET DISPOSITIF D'AFFICHAGE
(ZH) 像素电路、其制造方法及显示装置
요약서:
(EN) A pixel circuit (10), comprising a substrate (100), a first thin film transistor (11) provided thereon, and a second thin film transistor (12), wherein the first thin film transistor (11) has a top gate structure and the second thin film transistor (12) has a bottom gate structure. A first electrode (211) of the first thin film transistor (11) and a gate electrode (212) of the second thin film transistor (12) are electrically connected with each other and disposed on the same layer of the substrate (100). The pixel circuit (10) has high switching speed and a large driving current. A manufacturing method therefor is easily executed with minimal production costs.
(FR) L'invention concerne un circuit de pixels (10), comprenant un substrat (100), un premier transistor à couches minces (11) disposé sur celui-ci, et un second transistor à couches minces (12), le premier transistor à couches minces (11) ayant une structure de grille supérieure et le second transistor à couches minces (12) ayant une structure de grille inférieure. Une première électrode (211) du premier transistor à couches minces (11) et une électrode de grille (212) du second transistor à couches minces (12) sont électroconnectées l'une à l'autre et disposées sur la même couche du substrat (100). Le circuit de pixels (10) a une vitesse de commutation élevée et un courant d'attaque important. Un procédé de fabrication de celui-ci est facilement exécuté avec des coûts de production minimaux.
(ZH) 一种像素电路(10),包括基板(100)以及设置于所述基板上(100)的第一薄膜晶体管(11)、第二薄膜晶体管(12),其中,所述第一薄膜晶体管(11)为顶栅结构,所述第二薄膜晶体管(12)为底栅结构,所述第一薄膜晶体管(11)的第一极(211)和所述第二薄膜晶体管(12)的栅极(212)彼此电性连接,且同层设置于所述基板(100)上。该像素电路(10)具有较高的开关速度,同时具有较大的驱动电流,且制造方法易于实现,工艺成本较低。
front page image
지정국: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
아프리카지역 지식재산권기구(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
유라시아 특허청 (AM, AZ, BY, KG, KZ, RU, TJ, TM)
유럽 특허청(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
공개언어: 중국어 (ZH)
출원언어: 중국어 (ZH)