이 애플리케이션의 일부 콘텐츠는 현재 사용할 수 없습니다.
이 상황이 계속되면 다음 주소로 문의하십시오피드백 및 연락
1. (WO2019009091) SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SAME
국제사무국에 기록된 최신 서지정보    정보 제출

공개번호: WO/2019/009091 국제출원번호: PCT/JP2018/023652
공개일: 10.01.2019 국제출원일: 21.06.2018
IPC:
H01L 29/78 (2006.01) ,H01L 21/336 (2006.01) ,H01L 29/06 (2006.01) ,H01L 29/12 (2006.01)
H SECTION H — 전기
01
기본적 전기소자
L
반도체 장치; 다른 곳에 속하지 않는 전기적 고체 장치
29
정류, 증폭, 발진 또는 스위칭에 특별히 적용되는 반도체 장치이며, 적어도 1개의 전위 장벽 또는 표면 장벽을 가지는 것; 적어도 1개의 전위 장벽 또는 표면 장벽(예. PN접합 공핍층 또는 캐리어 집중층)을 가지는 캐패시터 또는 저항; 반도체 본체 또는 전극의 세부
66
반도체장치의 형(types)
68
정류, 증폭 또는 스위칭 되는 전류가 흐르지 않는 하나의 전극에 단지 전위를 부여하거나, 단지 전류을 제공하는 것만으로 제어되는 것
76
유니폴라(unipolar) 장치
772
전계 효과 트랜지스터
78
절연된 게이트에 의해 발생되는 전계효과를 갖는 것
H SECTION H — 전기
01
기본적 전기소자
L
반도체 장치; 다른 곳에 속하지 않는 전기적 고체 장치
21
반도체 장치 또는 고체 장치 또는 그러한 부품의 제조 또는 처리에 특별히 적용되는 방법 또는 장비
02
반도체장치 또는 그 부품의 제조나 처리
04
적어도 하나의 전위장벽 또는 표면장벽(예. PN접합, 공핍층, 캐리어 밀집층)을 갖는 장치
18
불순물(예, 도우핑 물질)을 포함하고 있거나 포함하지 않는 주기율표 제4족의 원소 또는 Ⅲ-Ⅴ족 화합물로 구성된 반도체본체를 갖는 장치
334
유니폴라(unipolar)형 장치를 제조하기 위한 다단계공정
335
전계효과 트랜지스터(FET)
336
절연게이트를 갖는 것
H SECTION H — 전기
01
기본적 전기소자
L
반도체 장치; 다른 곳에 속하지 않는 전기적 고체 장치
29
정류, 증폭, 발진 또는 스위칭에 특별히 적용되는 반도체 장치이며, 적어도 1개의 전위 장벽 또는 표면 장벽을 가지는 것; 적어도 1개의 전위 장벽 또는 표면 장벽(예. PN접합 공핍층 또는 캐리어 집중층)을 가지는 캐패시터 또는 저항; 반도체 본체 또는 전극의 세부
02
반도체 본체
06
형태에 특징이 있는 것; 반도체영역의 형태, 상대적인 크기 또는 배치에 특징이 있는 것
H SECTION H — 전기
01
기본적 전기소자
L
반도체 장치; 다른 곳에 속하지 않는 전기적 고체 장치
29
정류, 증폭, 발진 또는 스위칭에 특별히 적용되는 반도체 장치이며, 적어도 1개의 전위 장벽 또는 표면 장벽을 가지는 것; 적어도 1개의 전위 장벽 또는 표면 장벽(예. PN접합 공핍층 또는 캐리어 집중층)을 가지는 캐패시터 또는 저항; 반도체 본체 또는 전극의 세부
02
반도체 본체
12
구성재료에 특징이 있는 것
출원인:
株式会社デンソー DENSO CORPORATION [JP/JP]; 愛知県刈谷市昭和町1丁目1番地 1-1, Showa-cho, Kariya-city, Aichi 4488661, JP
トヨタ自動車株式会社 TOYOTA JIDOSHA KABUSHIKI KAISHA [JP/JP]; 愛知県豊田市トヨタ町1番地 1, Toyota-cho, Toyota-shi, Aichi 4718571, JP
발명자:
竹内 有一 TAKEUCHI Yuichi; JP
箕谷 周平 MITANI Shuhei; JP
海老原 康裕 EBIHARA Yasuhiro; JP
山下 侑佑 MAYASHITA Yusuke; JP
三角 忠司 MISUMI Tadashi; JP
대리인:
特許業務法人ゆうあい特許事務所 YOU-I PATENT FIRM; 愛知県名古屋市中区錦一丁目6番5号 名古屋錦シティビル4階 Nagoya Nishiki City Bldg. 4F 1-6-5, Nishiki, Naka-ku, Nagoya-shi, Aichi 4600003, JP
우선권 정보:
2017-13391707.07.2017JP
2018-07481609.04.2018JP
발명의 명칭: (EN) SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SAME
(FR) DISPOSITIF À SEMI-CONDUCTEUR ET SON PROCÉDÉ DE FABRICATION
(JA) 半導体装置およびその製造方法
요약서:
(EN) According to the present invention, the longitudinal direction of trench gate structures and the longitudinal direction of stripe-shaped portions and electric field-blocking layers in a JFET part (3) are configured to be in the same direction and intersect the longitudinal direction of connection layers (9) of a second conductive type. By adopting such a configuration, the intervals between the trench gate structures can be set independently of the connection layers (9), and can be set narrower than in the case of disposing the connection layers (9) between the trench gate structures.
(FR) Selon la présente invention, la direction longitudinale des structures de grille de tranchée et la direction longitudinale de parties en forme de bande et de couches de blocage de champ électrique dans une partie JFET (3) sont configurées pour être dans la même direction et croisent la direction longitudinale de couches de connexion (9) d'un second type de conductivité. En adoptant une telle configuration, les intervalles entre les structures de grille de tranchée peuvent être réglés indépendamment des couches de connexion (9), et peuvent être réglés plus étroits que dans le cas de la disposition des couches de connexion (9) entre les structures de grille de tranchée.
(JA) トレンチゲート構造の長手方向とJFET部(3)のうちのストライプ状とされている部分および電界ブロック層(4)の長手方向を同方向とし、これらに対して第2導電型の連結層(9)の長手方向が交差するようにする。このような構成とすることで、トレンチゲート構造の間隔を連結層(9)に無関係に設定することができ、連結層(9)を各トレンチゲート構造の間に配置する場合と比較して狭くすることが可能となる。
front page image
지정국: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
아프리카지역 지식재산권기구(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
유라시아 특허청 (AM, AZ, BY, KG, KZ, RU, TJ, TM)
유럽 특허청(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
공개언어: 일본어 (JA)
출원언어: 일본어 (JA)