이 애플리케이션의 일부 콘텐츠는 현재 사용할 수 없습니다.
이 상황이 계속되면 다음 주소로 문의하십시오피드백 및 연락
1. (WO2019007373) SEMICONDUCTOR STORAGE DEVICE AND METHOD FOR FORMING A PROFILE OF A CAPACITOR THEREOF
국제사무국에 기록된 최신 서지정보    정보 제출

공개번호: WO/2019/007373 국제출원번호: PCT/CN2018/094525
공개일: 10.01.2019 국제출원일: 04.07.2018
IPC:
H01L 23/64 (2006.01) ,H01L 27/108 (2006.01)
H SECTION H — 전기
01
기본적 전기소자
L
반도체 장치; 다른 곳에 속하지 않는 전기적 고체 장치
23
반도체 또는 다른 고체장치의 세부
58
달리 분류되지 않은 반도체장치용 구조적 전기적 배열
64
임피던스 배열
H SECTION H — 전기
01
기본적 전기소자
L
반도체 장치; 다른 곳에 속하지 않는 전기적 고체 장치
27
하나의 공통기판내 또는 기판상에 형성된 복수의 반도체구성부품 또는 기타 고체구성부품으로 구성된 장치
02
정류, 발진, 증폭 또는 스위칭에 특별히 적용되는 반도체 구성부품을 포함하고 적어도 하나의 전위 장벽 또는 표면 장벽을 가지는 것; 적어도 하나의 전위 장벽 또는 표면 장벽을 가지는 집적화 된 수동 회로 소자를 포함하는 것
04
기판이 하나의 반도체본체로 되어 있는 것
10
복수의 개개의 구성부품을 반복한 형태로 포함하는 것
105
전계효과 구성부품을 포함하는 것
108
다이나믹(동적) 랜덤 액세스 메모리(DRAM)구조
출원인:
CHANGXIN MEMORY TECHNOLOGIES, INC. [CN/CN]; Room 630, Haiheng Building, No. 6, Cuiwei Road, Economic and Technological Development Zone, Hefei, Anhui 230000, CN
발명자:
ZHU, Rongfu; CN
대리인:
METIS IP (CHENGDU) LLC; (No. 846 South Tianfu Road) Tianfu Innovation Center Chengdu, Sichuan 610213, CN
우선권 정보:
201710539203.104.07.2017CN
발명의 명칭: (EN) SEMICONDUCTOR STORAGE DEVICE AND METHOD FOR FORMING A PROFILE OF A CAPACITOR THEREOF
(FR) DISPOSITIF DE MÉMORISATION À SEMI-CONDUCTEURS ET PROCÉDÉ DE FORMATION D'UN PROFIL DE SON CONDENSATEUR
요약서:
(EN) The present disclosure provide a method for forming a capacitor profile on a semiconductor. The method may include: providing a semiconductor substrate; forming a dielectric layer on the semiconductor substrate; forming an ion reflecting mask layer on the dielectric layer; forming a plurality of patterned openings by etching through the ion reflecting mask layer to expose the dielectric layer; and forming a plurality of trenching capacitor profiles by etching through the dielectric layer from the plurality of patterned openings, respectively, to expose the semiconductor substrate, wherein each trenching capacitor profile includes a bowing profile formed at 75%-95% of a height of the trenching capacitor profile above the semiconductor substrate.
(FR) La présente invention concerne un procédé de formation d'un profil de condensateur sur un semi-conducteur. Le procédé peut consister à : utiliser un substrat semi-conducteur ; former une couche diélectrique sur le substrat semi-conducteur ; former une couche de masque de réflexion d'ions sur la couche diélectrique ; former une pluralité d'ouvertures ayant fait l'objet d'une formation de motifs par gravure à travers la couche de masque de réflexion d'ions de façon à exposer la couche diélectrique ; et former une pluralité de profils de condensateur de tranchée par gravure à travers la couche diélectrique en partant respectivement de la pluralité d'ouvertures ayant fait l'objet d'une formation de motifs, pour exposer le substrat semi-conducteur, chaque profil de condensateur de tranchée comprenant un profil arqué formé à 75 % à 95 % d'une hauteur du profil de condensateur de tranchée au-dessus du substrat semi-conducteur.
front page image
지정국: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
아프리카지역 지식재산권기구(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
유라시아 특허청 (AM, AZ, BY, KG, KZ, RU, TJ, TM)
유럽 특허청(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
공개언어: 영어 (EN)
출원언어: 영어 (EN)