이 애플리케이션의 일부 콘텐츠는 현재 사용할 수 없습니다.
이 상황이 계속되면 다음 주소로 문의하십시오피드백 및 연락
1. (WO2019005166) METHOD AND APPARATUS FOR VECTORIZING HISTOGRAM LOOPS
국제사무국에 기록된 최신 서지정보    정보 제출

공개번호: WO/2019/005166 국제출원번호: PCT/US2017/040509
공개일: 03.01.2019 국제출원일: 30.06.2017
IPC:
G06F 9/30 (2006.01)
G SECTION G — 물리학
06
산술논리연산; 계산; 계수
F
전기에 의한 디지털 데이터처리
9
프로그램제어를 위한 장치, 예. 제어장치
06
프로그램 기억방식을 사용하는 것, 즉 프로그램을 수신하고 보지하는 처리장치의 내부기억장치를 사용하는 것
30
기계어 명령을 실행하기 위한 배치, 예. 명령디코더
출원인:
INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054, US
발명자:
PLOTNIKOV, Mikhail; RU
HUGHES, Christopher J.; US
NARAIKIN, Andrey; RU
대리인:
SELLARS, Eric S.; US
NICHOLSON, David F.; US
우선권 정보:
발명의 명칭: (EN) METHOD AND APPARATUS FOR VECTORIZING HISTOGRAM LOOPS
(FR) PROCÉDÉ ET APPAREIL DE VECTORISATION DE BOUCLES D'HISTOGRAMME
요약서:
(EN) Disclosed embodiments relate to a new instruction for detecting conflicts in a set of vector elements and determining a number of instances of each distinct data value within the vector. A system includes circuits to fetch, decode, and execute an instruction that includes an opcode, a destination vector identifier, a source vector identifier, and an immediate value, wherein the execution circuit is to, for each data element position of a source vector, determine a number of matching data element positions in the source vector storing a same data value as stored at the data element position, the matching data element positions located between the data element position and a least significant data element position of the source vector, and store in a corresponding data element position of a destination vector identified by the destination vector identifier, a value representing the number of matching data element positions.
(FR) Des modes de réalisation de l'invention concernent une nouvelle instruction de détection de conflits dans un ensemble d'éléments de vecteur et de détermination d'un nombre d'instances de chaque valeur de données distincte dans le vecteur. Un système comprend des circuits d'extraction, de décodage et d'exécution d'une instruction qui contient un code d'opération, un identifiant de vecteur de destination, un identifiant de vecteur d'origine et une valeur immédiate. Le circuit d'exécution est destiné à : déterminer, pour chaque position d'élément de données d'un vecteur d'origine, un nombre de positions d'éléments de données correspondantes dans le vecteur d'origine stockant une valeur de données identique à celle stockée au niveau de la position d'élément de données, les positions d'éléments de données correspondantes étant situées entre la position d'élément de données et la position d'élément de données la moins significative du vecteur d'origine; et stocker, dans une position d'élément de données correspondante d'un vecteur de destination identifié par l'identifiant de vecteur de destination, une valeur représentant le nombre de positions d'éléments de données correspondantes.
front page image
지정국: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
아프리카지역 지식재산권기구(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
유라시아 특허청 (AM, AZ, BY, KG, KZ, RU, TJ, TM)
유럽 특허청(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
공개언어: 영어 (EN)
출원언어: 영어 (EN)