이 애플리케이션의 일부 콘텐츠는 현재 사용할 수 없습니다.
이 상황이 계속되면 다음 주소로 문의하십시오피드백 및 연락
1. (WO2018226360) THREE-INPUT CONTINUOUS-TIME AMPLIFIER AND EQUALIZER FOR MULTI-LEVEL SIGNALING
국제사무국에 기록된 최신 서지정보    정보 제출

공개번호: WO/2018/226360 국제출원번호: PCT/US2018/032151
공개일: 13.12.2018 국제출원일: 10.05.2018
IPC:
H03F 3/21 (2006.01) ,H03F 3/45 (2006.01) ,H04B 1/06 (2006.01)
H SECTION H — 전기
03
기본전자회로
F
증폭기
3
증폭소자로써 전자관만 또는 반도체장치만이 있는 증폭기
20
전력증폭기, 예. B급증폭기, C급증폭기
21
반도체 장치만이 있는 것
H SECTION H — 전기
03
기본전자회로
F
증폭기
3
증폭소자로써 전자관만 또는 반도체장치만이 있는 증폭기
45
차동증폭기
H SECTION H — 전기
04
전기통신기술
B
전송
1
그룹 H04B 3/00에서 H04B 13/00의 단일 그룹에도 포함되지 않은 전송시스템의 세부; 전송매체에 의하여 특징지어지지 않는 시스템의 세부
06
수신기
출원인:
QUALCOMM INCORPORATED [US/US]; ATTN: International IP Administration 5775 Morehouse Drive San Diego, California 92121-1714, US
발명자:
LEE, Chulkyu; US
CHOU, Shih-Wei; US
DUAN, Ying; US
대리인:
HALLMAN, Jonathan W.; US
우선권 정보:
15/912,17005.03.2018US
62/517,76009.06.2017US
62/517,78209.06.2017US
발명의 명칭: (EN) THREE-INPUT CONTINUOUS-TIME AMPLIFIER AND EQUALIZER FOR MULTI-LEVEL SIGNALING
(FR) AMPLIFICATEUR ET ÉGALISEUR À TEMPS CONTINU À TROIS ENTRÉES DESTINÉS À UNE SIGNALISATION À NIVEAUX MULTIPLES
요약서:
(EN) A receiver amplifier and also a receiver equalizer is provided for a three-level signaling system. The receiver amplifier includes a single current source that drives a current into node shared by three transistors arranged in parallel. A trio of input signals corresponds to the three transistors on a one-to-one basis. Each input signal drives the gate of its corresponding transistor. In addition, each transistor produces a corresponding output voltage at a terminal coupled to a resistor. The receiver equalizer includes three transistors and three corresponding equalizing pairs of a resistor and a capacitor. A terminal for the capacitor and for the resistor in each equalizing pair connects to a terminal of the corresponding transistor.
(FR) La présente invention concerne un amplificateur de récepteur et également un égaliseur de récepteur destinés à un système de signalisation à trois niveaux. L'amplificateur de récepteur comprend une source de courant unique, qui amène un courant dans un nœud partagé par trois transistors disposés en parallèle. Trois signaux d'entrée correspondent aux trois transistors sur une base biunivoque. Chaque signal d'entrée attaque la grille de son transistor correspondant. De plus, chaque transistor produit une tension de sortie correspondante, au niveau d'une borne couplée à une résistance. L'égaliseur de récepteur comprend trois transistors et trois paires d'égalisation d'une résistance et d'un condensateur correspondantes. Dans chaque paire d'égalisation, une borne pour le condensateur et pour la résistance est connectée à une borne du transistor correspondant.
front page image
지정국: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
아프리카지역 지식재산권기구(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
유라시아 특허청 (AM, AZ, BY, KG, KZ, RU, TJ, TM)
유럽 특허청(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
공개언어: 영어 (EN)
출원언어: 영어 (EN)