이 애플리케이션의 일부 콘텐츠는 현재 사용할 수 없습니다.
이 상황이 계속되면 다음 주소로 문의하십시오피드백 및 연락
1. (WO2018225136) SOFT ERROR INSPECTION METHOD, SOFT ERROR INSPECTION DEVICE, AND SOFT ERROR INSPECTION SYSTEM
국제사무국에 기록된 최신 서지정보    정보 제출

공개번호: WO/2018/225136 국제출원번호: PCT/JP2017/020863
공개일: 13.12.2018 국제출원일: 05.06.2017
IPC:
G01R 31/30 (2006.01) ,G01R 31/26 (2014.01)
G SECTION G — 물리학
01
측정; 시험
R
전기변량의 측정; 자기변량의 측정
31
전기적 특성을 시험하기 위한 장치; 전기적 고장의 위치를 나타내기 위한 장치; 달리 분류가 되지 않고 시험하는 것에 특징이 있는 전기적 시험을 위한 장치
28
전자회로의 시험, 예. 신호추적기(signal tracer)에 의한 것
30
한계시험, 예. 공급전압을 변경함에 의한 것
G SECTION G — 물리학
01
측정; 시험
R
전기변량의 측정; 자기변량의 측정
31
전기적 특성을 시험하기 위한 장치; 전기적 고장의 위치를 나타내기 위한 장치; 달리 분류가 되지 않고 시험하는 것에 특징이 있는 전기적 시험을 위한 장치
26
개개의 반도체장치의 시험
출원인:
富士通株式会社 FUJITSU LIMITED [JP/JP]; 神奈川県川崎市中原区上小田中4丁目1番1号 1-1, Kamikodanaka 4-chome, Nakahara-ku, Kawasaki-shi, Kanagawa 2118588, JP
발명자:
添田 武志 SOEDA, Takeshi; JP
대리인:
伊東 忠重 ITOH, Tadashige; JP
伊東 忠彦 ITOH, Tadahiko; JP
우선권 정보:
발명의 명칭: (EN) SOFT ERROR INSPECTION METHOD, SOFT ERROR INSPECTION DEVICE, AND SOFT ERROR INSPECTION SYSTEM
(FR) PROCÉDÉ D'INSPECTION D'ERREUR LOGICIELLE, DISPOSITIF D'INSPECTION D'ERREUR LOGICIELLE ET SYSTÈME D'INSPECTION D'ERREUR LOGICIELLE
(JA) ソフトエラー検査方法、ソフトエラー検査装置及びソフトエラー検査システム
요약서:
(EN) The present invention solves the problem of related art by providing a soft error inspection method for a semiconductor device, which is characterized by having a step for irradiating laser light or an electron beam onto a semiconductor device so as to scan the semiconductor device and a step for measuring and storing the bit flip time for each area of the semiconductor device irradiated with the laser light or electron beam.
(FR) La présente invention permet de résoudre le problème de l'état de la technique par la fourniture d'un procédé d'inspection d'erreur logicielle d'un dispositif à semi-conducteur, caractérisé en ce qu'il consiste à exposer un dispositif à semi-conducteur à une lumière laser ou un faisceau d'électrons de manière à balayer le dispositif à semi-conducteur et à mesurer et à mémoriser le temps de basculement binaire pour chaque zone du dispositif à semi-conducteur exposé à la lumière laser ou le faisceau d'électrons.
(JA) 半導体デバイスにおけるソフトエラー検査方法において、前記半導体デバイスにレーザ光または電子線を照射し走査する工程と、前記半導体デバイスの前記レーザ光または前記電子線が照射されている領域ごとにビット反転の時間を測定し記憶する工程と、を有することを特徴とするソフトエラー検査方法により上記課題を解決する。
front page image
지정국: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
아프리카지역 지식재산권기구(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
유라시아 특허청 (AM, AZ, BY, KG, KZ, RU, TJ, TM)
유럽 특허청(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
공개언어: 일본어 (JA)
출원언어: 일본어 (JA)