국제 및 국내 특허문헌 검색
이 애플리케이션의 일부 콘텐츠는 현재 사용할 수 없습니다.
이 상황이 계속되면 다음 주소로 문의하십시오피드백 및 연락
1. (WO2018180536) PROGRAMMABLE LOGIC INTEGRATED CIRCUIT, PROGRAMMING METHOD THEREFOR AND PROGRAM THEREFOR
국제사무국에 기록된 최신 서지정보정보 제출

공개번호: WO/2018/180536 국제출원번호: PCT/JP2018/010177
공개일: 04.10.2018 국제출원일: 15.03.2018
IPC:
H03K 19/177 (2006.01) ,H01L 21/82 (2006.01) ,H01L 21/822 (2006.01) ,H01L 21/8239 (2006.01) ,H01L 27/04 (2006.01) ,H01L 27/105 (2006.01) ,H01L 45/00 (2006.01) ,H01L 49/00 (2006.01)
H SECTION H — 전기
03
기본전자회로
K
펄스(PULSE)기술
19
논리회로, 즉 1출력에 작용하는 적어도 2입력이 있는 것; 쌍전(inverting)회로
02
열거된 구성요소를 이용하는 것
173
구성요소로서 기본적 논리회로를 이용하는 것
177
행렬 형태로 배열된 것
H SECTION H — 전기
01
기본적 전기소자
L
반도체 장치; 다른 곳에 속하지 않는 전기적 고체 장치
21
반도체 장치 또는 고체 장치 또는 그러한 부품의 제조 또는 처리에 특별히 적용되는 방법 또는 장비
70
하나의 공통기판상 또는 기판내에 형성된 복수의 고체구성부품 또는 집적회로로 이루어진 장치 그에 대한 특정부품의 제조 또는 처리; 집적회로장치 또는 그에 대한 특정부품의 제조.
77
하나의 공통기판상 혹은 기판내에 형성된 복수의 고체구성부품 또는 집적회로로 이루어진 장치의 제조 또는 처리
78
상기기판을 복수의 개별장치로 분할
82
복수의 구성부품으로 각각 구성된 장치(예. 집적회로)의 생성
H SECTION H — 전기
01
기본적 전기소자
L
반도체 장치; 다른 곳에 속하지 않는 전기적 고체 장치
21
반도체 장치 또는 고체 장치 또는 그러한 부품의 제조 또는 처리에 특별히 적용되는 방법 또는 장비
70
하나의 공통기판상 또는 기판내에 형성된 복수의 고체구성부품 또는 집적회로로 이루어진 장치 그에 대한 특정부품의 제조 또는 처리; 집적회로장치 또는 그에 대한 특정부품의 제조.
77
하나의 공통기판상 혹은 기판내에 형성된 복수의 고체구성부품 또는 집적회로로 이루어진 장치의 제조 또는 처리
78
상기기판을 복수의 개별장치로 분할
82
복수의 구성부품으로 각각 구성된 장치(예. 집적회로)의 생성
822
기판이 실리콘 기술을 이용한 반도체인 것
H SECTION H — 전기
01
기본적 전기소자
L
반도체 장치; 다른 곳에 속하지 않는 전기적 고체 장치
21
반도체 장치 또는 고체 장치 또는 그러한 부품의 제조 또는 처리에 특별히 적용되는 방법 또는 장비
70
하나의 공통기판상 또는 기판내에 형성된 복수의 고체구성부품 또는 집적회로로 이루어진 장치 그에 대한 특정부품의 제조 또는 처리; 집적회로장치 또는 그에 대한 특정부품의 제조.
77
하나의 공통기판상 혹은 기판내에 형성된 복수의 고체구성부품 또는 집적회로로 이루어진 장치의 제조 또는 처리
78
상기기판을 복수의 개별장치로 분할
82
복수의 구성부품으로 각각 구성된 장치(예. 집적회로)의 생성
822
기판이 실리콘 기술을 이용한 반도체인 것
8232
전계효과 관련 기술
8234
MIS 관련 기술
8239
메모리 구조체
H SECTION H — 전기
01
기본적 전기소자
L
반도체 장치; 다른 곳에 속하지 않는 전기적 고체 장치
27
하나의 공통기판내 또는 기판상에 형성된 복수의 반도체구성부품 또는 기타 고체구성부품으로 구성된 장치
02
정류, 발진, 증폭 또는 스위칭에 특별히 적용되는 반도체 구성부품을 포함하고 적어도 하나의 전위 장벽 또는 표면 장벽을 가지는 것; 적어도 하나의 전위 장벽 또는 표면 장벽을 가지는 집적화 된 수동 회로 소자를 포함하는 것
04
기판이 하나의 반도체본체로 되어 있는 것
H SECTION H — 전기
01
기본적 전기소자
L
반도체 장치; 다른 곳에 속하지 않는 전기적 고체 장치
27
하나의 공통기판내 또는 기판상에 형성된 복수의 반도체구성부품 또는 기타 고체구성부품으로 구성된 장치
02
정류, 발진, 증폭 또는 스위칭에 특별히 적용되는 반도체 구성부품을 포함하고 적어도 하나의 전위 장벽 또는 표면 장벽을 가지는 것; 적어도 하나의 전위 장벽 또는 표면 장벽을 가지는 집적화 된 수동 회로 소자를 포함하는 것
04
기판이 하나의 반도체본체로 되어 있는 것
10
복수의 개개의 구성부품을 반복한 형태로 포함하는 것
105
전계효과 구성부품을 포함하는 것
H SECTION H — 전기
01
기본적 전기소자
L
반도체 장치; 다른 곳에 속하지 않는 전기적 고체 장치
45
전위 장벽 또는 표면 장벽 없이 정류, 증폭, 발진 또는 스위칭에 특별히 적용되는 고체 장치, 예. 유전체 삼극 소자; 오브신스키 효과(Ovshinsky- effect) 장치; 그들 장치 또는 그 부품의 제조 또는 처리에 특별히 적용되는 방법 또는 장치
H SECTION H — 전기
01
기본적 전기소자
L
반도체 장치; 다른 곳에 속하지 않는 전기적 고체 장치
49
27/00 ~ 47/00 및 51/00으로 분류되지 않고, 다른 서브클래스에도 분류되지 않는 고체 장치; 그들 장치 또는 그 부품의 제조 또는 처리에 특별히 적용되는 방법 또는 장치
출원인:
日本電気株式会社 NEC CORPORATION [JP/JP]; 東京都港区芝五丁目7番1号 7-1, Shiba 5-chome, Minato-ku, Tokyo 1088001, JP
발명자:
多田 あゆ香 TADA Ayuka; JP
阪本 利司 SAKAMOTO Toshitsugu; JP
宮村 信 MIYAMURA Makoto; JP
辻 幸秀 TSUJI Yukihide; JP
根橋 竜介 NEBASHI Ryusuke; JP
白 旭 BAI Xu; JP
대리인:
下坂 直樹 SHIMOSAKA Naoki; JP
우선권 정보:
2017-06286828.03.2017JP
발명의 명칭: (EN) PROGRAMMABLE LOGIC INTEGRATED CIRCUIT, PROGRAMMING METHOD THEREFOR AND PROGRAM THEREFOR
(FR) CIRCUIT INTÉGRÉ LOGIQUE PROGRAMMABLE, SON PROCÉDÉ DE PROGRAMMATION ET PROGRAMME ASSOCIÉ
(JA) プログラマブル論理集積回路とそのプログラミング方法及びそのプログラム
요약서:
(EN) The purpose of the present invention is to provide a circuit capable of reducing leakage power in a programmable logic circuit using resistance change elements. To this end, the present invention is a programmable logic integrated circuit comprising a switch matrix provided with, as a switch element, a plurality of first resistance change elements connected to an input line and an output line, wherein a buffer is connected to the output line, the programmable logic integrated circuit being characterized in that power is not supplied to the buffer that is connected to the output line and does not contribute to an operation of a desired logic circuit, the operation being caused when the logic circuit has been programmed.
(FR) L'objet de la présente invention est de fournir un circuit susceptible de réduire la puissance de fuite dans un circuit logique programmable à l'aide d'éléments de changement de résistance. À cet effet, la présente invention est un circuit intégré logique programmable comprenant une matrice de commutation pourvue, en tant qu'élément de commutation, d'une pluralité de premiers éléments de changement de résistance connectés à une ligne d'entrée et à une ligne de sortie, un tampon étant connecté à la ligne de sortie, le circuit intégré logique programmable étant caractérisé en ce que la puissance n'est pas fournie au tampon qui est connecté à la ligne de sortie et ne contribue pas à un fonctionnement d'un circuit logique souhaité, le fonctionnement étant provoqué lorsque le circuit logique a été programmé.
(JA) 本発明の目的は、抵抗変化素子を用いたプログラマブル論理回路にて、リーク電力を抑制することのできる回路を提供することである。そのために本発明は、入力線と出力線に接続された複数の第1の抵抗変化素子をスイッチ素子として備えたスイッチマトリクスを有し、前記出力線にバッファが接続されたプログラマブル論理集積回路であって、所望の論理回路をプログラムした際に生じる、前記論理回路の動作には寄与しない前記出力線に接続されている前記バッファには電源を供給しないことを特徴とする。
front page image
지정국: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
아프리카지역 지식재산권기구(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
유라시아 특허청(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
유럽 특허청(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
아프리카 지식재산권기구(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
공개언어: 일본어 (JA)
출원언어: 일본어 (JA)