이 애플리케이션의 일부 콘텐츠는 현재 사용할 수 없습니다.
이 상황이 계속되면 다음 주소로 문의하십시오피드백 및 연락
1. (WO2018180022) PULSE POSITION MODULATION CIRCUIT
국제사무국에 기록된 최신 서지정보정보 제출

공개번호: WO/2018/180022 국제출원번호: PCT/JP2018/006037
공개일: 04.10.2018 국제출원일: 20.02.2018
IPC:
H04L 25/49 (2006.01) ,H03K 5/134 (2014.01)
H SECTION H — 전기
04
전기통신기술
L
디지털 정보의 전송, 예. 전신통신
25
기저대역 시스템(Baseband)
38
동기 또는 시작 정지시스템, 예. 보우드(baudot) 코드
40
송신회로; 수신회로
49
송신기에 있어서 부호변환을 사용하는 것; 전치(前置) 보상을 사용하는 것; 소망의 주파수스펙트럼을 얻기 위하여 아이들 비트를 삽입하는 것; 3개 또는 그 이상의 진폭레벨을 사용하는 것
[IPC code unknown for H03K 5/134]
출원인:
富士通株式会社 FUJITSU LIMITED [JP/JP]; 神奈川県川崎市中原区上小田中4丁目1番1号 1-1, Kamikodanaka 4-chome, Nakahara-ku, Kawasaki-shi, Kanagawa 2118588, JP
발명자:
曽我 育生 SOGA, Ikuo; JP
大石 和明 OISHI, Kazuaki; JP
松村 宏志 MATSUMURA, Hiroshi; JP
川野 陽一 KAWANO, Yoichi; JP
中舍 安宏 NAKASHA, Yasuhiro; JP
대리인:
向山 直樹 MUKOUYAMA, Naoki; JP
우선권 정보:
2017-06339128.03.2017JP
발명의 명칭: (EN) PULSE POSITION MODULATION CIRCUIT
(FR) CIRCUIT DE MODULATION DE POSITION D'IMPULSION
(JA) パルス位置変調回路
요약서:
(EN) [Problem] To provide a pulse position modulation circuit capable of suppressing variations in delay time. [Solution] This pulse position modulation circuit is provided with: a delay path that comprises a plurality of delay devices connected in series, wherein a clock passes through the plurality of delay devices; and a switching circuit that, in accordance with input data, switches the time by which the clock is delayed in each of the plurality of delay devices. For example, in accordance with the input data the switching circuit switches a control signal for controlling the time by which the clock is delayed in each of the plurality of delay devices. For example, each of the plurality of delay devices comprises a plurality of control paths, and the switching circuit selects, in accordance with the input data, a path from among the plurality of control paths controlling the time by which the clock is delayed in accordance with the control signal.
(FR) [Problème] Fournir un circuit de modulation de position d'impulsion capable de supprimer les variations de temps de retard. La solution selon l'invention porte sur un circuit de modulation de position d'impulsion qui comprend : un chemin à retard qui comprend une pluralité de dispositifs à retard reliés en série, une horloge passant à travers la pluralité de dispositifs à retard; et un circuit de commutation qui, en fonction de données d'entrée, commute l'heure à laquelle l'horloge est retardée dans chacun de la pluralité de dispositifs à retard. Par exemple, conformément aux données d'entrée, le circuit de commutation commute un signal de commande pour commander l'heure à laquelle l'horloge est retardée dans chacun de la pluralité de dispositifs à retard. Par exemple, chacun de la pluralité de dispositifs à retard comprend une pluralité de chemins de commande, et le circuit de commutation sélectionne, en fonction des données d'entrée, un chemin parmi la pluralité de chemins de commande commandant l'heure à laquelle l'horloge est retardée en fonction du signal de commande.
(JA) 【課題】遅延時間のばらつきを抑制できるパルス位置変調回路を提供すること。 【解決手段】直列に接続された複数の遅延器を有し、クロックが前記複数の遅延器を通過する遅延経路と、前記クロックが前記複数の遅延器のそれぞれで遅延する時間を入力データに応じて切り替える切り替え回路とを備える、パルス位置変調回路。例えば、前記切り替え回路は、前記クロックが前記複数の遅延器のそれぞれで遅延する時間を制御する制御信号を前記入力データに応じて切り替える。例えば、前記複数の遅延器のそれぞれは、複数の制御経路を有し、前記切り替え回路は、前記クロックが遅延する時間を前記制御信号に応じて制御する経路を、前記複数の制御経路の中から前記入力データに応じて選択する。
front page image
지정국: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
아프리카지역 지식재산권기구(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
유라시아 특허청(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
유럽 특허청(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
아프리카 지식재산권기구(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
공개언어: 일본어 (JA)
출원언어: 일본어 (JA)