이 애플리케이션의 일부 콘텐츠는 현재 사용할 수 없습니다.
이 상황이 계속되면 다음 주소로 문의하십시오피드백 및 연락
1. (WO2018179890) INSPECTION SYSTEM, WAFER MAP DISPLAY, WAFER MAP DISPLAY METHOD, AND COMPUTER PROGRAM
국제사무국에 기록된 최신 서지정보정보 제출

공개번호: WO/2018/179890 국제출원번호: PCT/JP2018/004408
공개일: 04.10.2018 국제출원일: 08.02.2018
IPC:
H01L 21/66 (2006.01) ,G01R 31/26 (2014.01) ,G01R 31/28 (2006.01)
H SECTION H — 전기
01
기본적 전기소자
L
반도체 장치; 다른 곳에 속하지 않는 전기적 고체 장치
21
반도체 장치 또는 고체 장치 또는 그러한 부품의 제조 또는 처리에 특별히 적용되는 방법 또는 장비
66
제조 또는 처리중의 시험이나 측정
G SECTION G — 물리학
01
측정; 시험
R
전기변량의 측정; 자기변량의 측정
31
전기적 특성을 시험하기 위한 장치; 전기적 고장의 위치를 나타내기 위한 장치; 달리 분류가 되지 않고 시험하는 것에 특징이 있는 전기적 시험을 위한 장치
26
개개의 반도체장치의 시험
G SECTION G — 물리학
01
측정; 시험
R
전기변량의 측정; 자기변량의 측정
31
전기적 특성을 시험하기 위한 장치; 전기적 고장의 위치를 나타내기 위한 장치; 달리 분류가 되지 않고 시험하는 것에 특징이 있는 전기적 시험을 위한 장치
28
전자회로의 시험, 예. 신호추적기(signal tracer)에 의한 것
출원인:
東京エレクトロン株式会社 TOKYO ELECTRON LIMITED [JP/JP]; 東京都港区赤坂五丁目3番1号 3-1 Akasaka 5-chome, Minato-ku, Tokyo 1076325, JP
발명자:
内田 伸 UCHIDA Shin; JP
加賀美 徹也 KAGAMI Tetsuya; JP
대리인:
高山 宏志 TAKAYAMA Hiroshi; JP
우선권 정보:
2017-06704730.03.2017JP
발명의 명칭: (EN) INSPECTION SYSTEM, WAFER MAP DISPLAY, WAFER MAP DISPLAY METHOD, AND COMPUTER PROGRAM
(FR) SYSTÈME D'INSPECTION, AFFICHAGE DE CARTE DE TRANCHE, PROCÉDÉ D'AFFICHAGE DE CARTE DE TRANCHE ET PROGRAMME INFORMATIQUE
(JA) 検査システム、ウエハマップ表示器、ウエハマップ表示方法、およびコンピュータプログラム
요약서:
(EN) An inspection system (100) is provided with a prober (200) and a tester (300). The tester (300) comprises: a plurality of tester module boards (33) on which a plurality of LSIs respectively corresponding to a plurality of devices under test (DUT) are mounted; a display unit (44) which displays a wafer map indicating inspection results of the plurality of DUTs and/or a self-diagnosis result of the tester (300); and a tester control unit (35) which includes a wafer map write application (60) for writing the wafer map displayed on the display unit (44). The wafer map write application (60) causes the inspection results and/or the self-diagnosis result to be displayed for each of the plurality of DUTs in a stepwise manner. In the wafer map, the plurality of DUTs are respectively tied with the plurality of LSIs mounted on the plurality of tester module boards (33).
(FR) L'invention concerne un système d'inspection (100) comprenant une sonde (200) et un testeur (300). Le testeur (300) comprend : une pluralité de cartes de module de testeur (33) sur lesquelles une pluralité de LSI correspondant respectivement à une pluralité de dispositifs en cours de test (DUT) sont montés; une unité d'affichage (44) qui affiche une carte de tranche indiquant des résultats d'inspection de la pluralité de DUT et/ou un résultat d'auto-diagnostic du testeur (300); et une unité de commande de testeur (35) qui comprend une application d'écriture de carte de tranche (60) pour écrire la carte de tranche affichée sur l'unité d'affichage (44). L'application d'écriture de carte de tranche (60) fait que les résultats d'inspection et/ou le résultat d'auto-diagnostic sont affichés pour chacun de la pluralité de DUT pas à pas. Dans la carte de tranche, la pluralité de DUT est respectivement liée à la pluralité de LSI montés sur la pluralité de cartes de module de testeur (33).
(JA) 検査システム(100)は、プローバ(200)と、テスタ(300)とを備える。テスタ(300)は、複数のDUTの各々に対応するLSIを複数搭載した複数のテスタモジュールボード(33)と、複数のDUTの検査結果および/またはテスタ(300)の自己診断結果を示したウエハマップを表示する表示部(44)、および表示部(44)に表示するウエハマップを描画するウエハマップ描画アプリケーション(60)を有するテスタ制御部(35)とを有し、ウエハマップ描画アプリケーション(60)は、検査結果および/または自己診断結果を複数のDUTの各々に段階的に表示するとともに、ウエハマップにおける複数のDUTの各々が、複数のテスタモジュールボード(33)に搭載された複数のLSIの各々に紐付けられている。
front page image
지정국: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
아프리카지역 지식재산권기구(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
유라시아 특허청(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
유럽 특허청(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
아프리카 지식재산권기구(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
공개언어: 일본어 (JA)
출원언어: 일본어 (JA)