이 애플리케이션의 일부 콘텐츠는 현재 사용할 수 없습니다.
이 상황이 계속되면 다음 주소로 문의하십시오피드백 및 연락
1. (WO2018161093) GRAPHENE BASED IN-PLANE MICRO-SUPERCAPACITORS
국제사무국에 기록된 최신 서지정보    정보 제출

공개번호: WO/2018/161093 국제출원번호: PCT/US2018/021187
공개일: 07.09.2018 국제출원일: 06.03.2018
IPC:
H01L 23/48 (2006.01) ,H01L 23/64 (2006.01) ,H01L 23/52 (2006.01) ,H01L 23/522 (2006.01) ,H01L 23/532 (2006.01) ,H01L 23/66 (2006.01)
H SECTION H — 전기
01
기본적 전기소자
L
반도체 장치; 다른 곳에 속하지 않는 전기적 고체 장치
23
반도체 또는 다른 고체장치의 세부
48
동작중의 고체본체에서 또는 고체본체로 전류를 흐르게 하기 위한 배열, 예. 리이드 또는 단자배열
H SECTION H — 전기
01
기본적 전기소자
L
반도체 장치; 다른 곳에 속하지 않는 전기적 고체 장치
23
반도체 또는 다른 고체장치의 세부
58
달리 분류되지 않은 반도체장치용 구조적 전기적 배열
64
임피던스 배열
H SECTION H — 전기
01
기본적 전기소자
L
반도체 장치; 다른 곳에 속하지 않는 전기적 고체 장치
23
반도체 또는 다른 고체장치의 세부
52
동작중의 장치 하나의 구성부품으로부터 다른 구성부품으로 전류를 흐르게 하는 배열
H SECTION H — 전기
01
기본적 전기소자
L
반도체 장치; 다른 곳에 속하지 않는 전기적 고체 장치
23
반도체 또는 다른 고체장치의 세부
52
동작중의 장치 하나의 구성부품으로부터 다른 구성부품으로 전류를 흐르게 하는 배열
522
반도체본체상에 분리할 수 없는 형태로 이루어진 전도층과 절연층이 다층으로 구성된 외부와의 상호배선을 포함하는 것
H SECTION H — 전기
01
기본적 전기소자
L
반도체 장치; 다른 곳에 속하지 않는 전기적 고체 장치
23
반도체 또는 다른 고체장치의 세부
52
동작중의 장치 하나의 구성부품으로부터 다른 구성부품으로 전류를 흐르게 하는 배열
522
반도체본체상에 분리할 수 없는 형태로 이루어진 전도층과 절연층이 다층으로 구성된 외부와의 상호배선을 포함하는 것
532
재료에 특징이 있는 것
H SECTION H — 전기
01
기본적 전기소자
L
반도체 장치; 다른 곳에 속하지 않는 전기적 고체 장치
23
반도체 또는 다른 고체장치의 세부
58
달리 분류되지 않은 반도체장치용 구조적 전기적 배열
64
임피던스 배열
66
고주파 적용
출원인:
POHLMAN, William [US/US]; US
발명자:
POHLMAN, William; US
대리인:
PLAGER, Mark; US
O'BRIEN, Michael; US
우선권 정보:
15/791,79224.10.2017US
62/466,20602.03.2017US
발명의 명칭: (EN) GRAPHENE BASED IN-PLANE MICRO-SUPERCAPACITORS
(FR) MICRO-SUPERCONDENSATEURS PLANAIRES À BASE DE GRAPHÈNE
요약서:
(EN) This invention relates to electrical circuitry. Previously, integrated circuits utilized aluminum or copper deposition for power distribution, but this was inefficient. Embodiments of the present invention use at least one layer of graphene deposited across the integrated circuit layers in order to increase the efficiency of the integrated circuit.
(FR) La présente invention concerne des circuits électriques. Auparavant, des circuits intégrés utilisaient un dépôt d'aluminium ou de cuivre pour la distribution de puissance, mais cela était inefficace. Des modes de réalisation de la présente invention utilisent au moins une couche de graphène déposée à travers les couches de circuit intégré afin d'augmenter l'efficacité du circuit intégré.
front page image
지정국: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
아프리카지역 지식재산권기구(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
유라시아 특허청 (AM, AZ, BY, KG, KZ, RU, TJ, TM)
유럽 특허청(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
공개언어: 영어 (EN)
출원언어: 영어 (EN)