이 애플리케이션의 일부 콘텐츠는 현재 사용할 수 없습니다.
이 상황이 계속되면 다음 주소로 문의하십시오피드백 및 연락
1. (WO2018140104) METHOD AND SYSTEM FOR DEFECT PREDICTION OF INTEGRATED CIRCUITS
국제사무국에 기록된 최신 서지정보    정보 제출

공개번호: WO/2018/140104 국제출원번호: PCT/US2017/059027
공개일: 02.08.2018 국제출원일: 30.10.2017
IPC:
G01N 21/88 (2006.01) ,G01N 21/95 (2006.01) ,G01N 21/01 (2006.01)
G SECTION G — 물리학
01
측정; 시험
N
재료의 화학적 또는 물리적 성질의 검출에 의한 재료의 조사 또는 분석
21
광학적 수단, 즉 적외선, 가시광선, 또는 자외선을 사용하는 것에 의한 재료의 조사 또는 분석
84
특수한 적용에 특히 적합한 시스템
88
결함, 상처 또는 오염의 존재조사
G SECTION G — 물리학
01
측정; 시험
N
재료의 화학적 또는 물리적 성질의 검출에 의한 재료의 조사 또는 분석
21
광학적 수단, 즉 적외선, 가시광선, 또는 자외선을 사용하는 것에 의한 재료의 조사 또는 분석
84
특수한 적용에 특히 적합한 시스템
88
결함, 상처 또는 오염의 존재조사
95
조사되는 물체의 재질 또는 형상에 특징이 있는 것
G SECTION G — 물리학
01
측정; 시험
N
재료의 화학적 또는 물리적 성질의 검출에 의한 재료의 조사 또는 분석
21
광학적 수단, 즉 적외선, 가시광선, 또는 자외선을 사용하는 것에 의한 재료의 조사 또는 분석
01
광학적 조사를 쉽게 하기 위한 배치 또는 장치
출원인:
DONGFANG JINGYUAN ELECTRON LIMITED [CN/CN]; 156 4th Jinghai Road, Building 12 Beijing Economic Development District Beijing, CN 10076, CN
XTAL INC. [US/US]; 97 E. Brokaw Road Suite 330 San Jose, California 95112, US
발명자:
YU, Zongchang; US
LIN, Jie; US
ZHANG, Zhaoli; US
대리인:
XIAO, Lin; US
KNIGHT, Michelle L.; US
우선권 정보:
15/419,64330.01.2017US
발명의 명칭: (EN) METHOD AND SYSTEM FOR DEFECT PREDICTION OF INTEGRATED CIRCUITS
(FR) PROCÉDÉ ET SYSTÈME DE PRÉDICTION DE DÉFAUTS DE CIRCUITS INTÉGRÉS
요약서:
(EN) Methods and systems for defect prediction are provided. The method includes receiving feature data of an integrated circuit (IC) and process condition data of a production process associated with the IC, and determining a care area associated with the IC using the feature data, the process condition data, and a defect prediction technique, wherein the care area includes a potential defect and is inspected by a high-resolution inspection system. Based on the provided methods and systems, care areas can be generated incorporating actual process conditions when the inspected IC is being manufactured, and fast and high-resolution IC defect inspection systems can be implemented.
(FR) L’invention concerne des procédés et des systèmes de prédiction de défauts. Le procédé consiste à recevoir des données d’attributs d’un circuit intégré (CI) et des données de conditions de processus d’un processus de production associé au CI, et à déterminer une zone de soin associée au CI au moyen des données d’attributs, des données de conditions de processus, et d’une technique de prédiction de défauts, la zone de soin incluant un défaut potentiel et étant inspectée par un système d’inspection à haute résolution. Sur la base des procédés et des systèmes selon l’invention, des zones de soin peuvent être générées en incorporant des conditions de processus réelles lorsque le CI inspecté est fabriqué, et des systèmes d’inspection de défauts de CI rapides et à haute résolution peuvent être réalisés.
front page image
지정국: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
아프리카지역 지식재산권기구(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
유라시아 특허청 (AM, AZ, BY, KG, KZ, RU, TJ, TM)
유럽 특허청(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
공개언어: 영어 (EN)
출원언어: 영어 (EN)