이 애플리케이션의 일부 콘텐츠는 현재 사용할 수 없습니다.
이 상황이 계속되면 다음 주소로 문의하십시오피드백 및 연락
1. (WO2018125623) NEURAL NETWORK PROCESSOR
국제사무국에 기록된 최신 서지정보    정보 제출

공개번호: WO/2018/125623 국제출원번호: PCT/US2017/066912
공개일: 05.07.2018 국제출원일: 18.12.2017
IPC:
G06N 3/063 (2006.01) ,G06F 1/32 (2006.01) ,G06F 7/544 (2006.01)
G SECTION G — 물리학
06
산술논리연산; 계산; 계수
N
특정 계산모델 방식의 컴퓨터시스템
3
생체모델기반 컴퓨터시스템
02
신경망 모델을 사용하는 것
06
물리적 실체를 갖는 것, 특히. 신경망이나 뉴런 및 뉴런소자의 하드웨어구조를 이용한 것
063
전자적 수단을 사용하는 것
G SECTION G — 물리학
06
산술논리연산; 계산; 계수
F
전기에 의한 디지털 데이터처리
1
그룹 G06F 3/00 ~ G06F 13/00 및 G06F 21/00 에 포함되지 않는 세부
26
전력공급수단, 예. 전원의 안정화
32
전력절약을 위한 수단
G SECTION G — 물리학
06
산술논리연산; 계산; 계수
F
전기에 의한 디지털 데이터처리
7
취급하는 데이터의 순서 또는 내용을 조작하여 데이터를 처리하기 위한 방법 또는 장치
38
자리잡기 기수법을 사용하여 계산을 하기 위한 방법 또는 장치, 예. 2진, 3진, 10진법을 사용하는 것
48
무접점소자, 예. 진공관, 고체소자를 사용하는 것 소자를 특정하지 아니하고 사용하는 것
544
계산에 의하여 함수의 값을 구하기 위한 것
출원인:
MICROSOFT TECHNOLOGY LICENSING, LLC [US/US]; One Microsoft Way Redmond, Washington 98052-6399, US
발명자:
NARAYAN, Shankar S.; US
HARADEN, Ryan S.; US
대리인:
MINHAS, Sandip S.; US
CHEN, Wei-Chen Nicholas; US
DRAKOS, Katherine J.; US
HINOJOSA, Brianna L.; US
HOLMES, Danielle J.; US
SWAIN, Cassandra T.; US
WONG, Thomas S.; US
CHOI, Daniel; US
HWANG, William C.; US
WIGHT, Stephen A.; US
CHATTERJEE, Aaron C.; US
우선권 정보:
15/674,93611.08.2017US
62/440,65530.12.2016US
발명의 명칭: (EN) NEURAL NETWORK PROCESSOR
(FR) PROCESSEUR DE RÉSEAU NEURONAL
요약서:
(EN) Each processor of the SIMD array performs the computations for a respective neuron of a neural network. As part of this computation, each processor of the SIMD array multiplies an input to a weight and accumulates the result for its assigned neuron each (MAC) instruction cycle. A table in a first memory is used to store which input is fed to each processor of the SIMD array. A crossbar is used to route a specific input to each processor each MAC cycle. A second memory is used to provide the appropriate weight to each processor that corresponds the input being routed to that processor.
(FR) Chaque processeur du réseau SIMD selon l'invention effectue les calculs pour un neurone respectif d'un réseau neuronal. En tant que partie de ce calcul, chaque processeur du réseau SIMD multiplie une entrée à un poids et accumule le résultat pour chaque cycle d'instruction du neurone qui lui est attribué (MAC). Une table dans une première mémoire est utilisée pour stocker l'entrée qui est fournie à chaque processeur du réseau SIMD. Une barre transversale est utilisée pour acheminer une entrée spécifique vers chaque processeur pour chaque cycle MAC. Une seconde mémoire est utilisée pour fournir le poids approprié à chaque processeur qui correspond à l'entrée qui est acheminée vers ce processeur.
front page image
지정국: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
아프리카지역 지식재산권기구(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
유라시아 특허청 (AM, AZ, BY, KG, KZ, RU, TJ, TM)
유럽 특허청(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
공개언어: 영어 (EN)
출원언어: 영어 (EN)