이 애플리케이션의 일부 콘텐츠는 현재 사용할 수 없습니다.
이 상황이 계속되면 다음 주소로 문의하십시오피드백 및 연락
1. (WO2018123347) EPITAXIAL SILICON WAFER PRODUCTION METHOD
국제사무국에 기록된 최신 서지정보    정보 제출

공개번호: WO/2018/123347 국제출원번호: PCT/JP2017/041680
공개일: 05.07.2018 국제출원일: 20.11.2017
IPC:
H01L 21/205 (2006.01) ,C23C 16/24 (2006.01) ,C23C 16/44 (2006.01) ,C23C 16/52 (2006.01) ,H01L 21/20 (2006.01) ,H01L 21/304 (2006.01)
H SECTION H — 전기
01
기본적 전기소자
L
반도체 장치; 다른 곳에 속하지 않는 전기적 고체 장치
21
반도체 장치 또는 고체 장치 또는 그러한 부품의 제조 또는 처리에 특별히 적용되는 방법 또는 장비
02
반도체장치 또는 그 부품의 제조나 처리
04
적어도 하나의 전위장벽 또는 표면장벽(예. PN접합, 공핍층, 캐리어 밀집층)을 갖는 장치
18
불순물(예, 도우핑 물질)을 포함하고 있거나 포함하지 않는 주기율표 제4족의 원소 또는 Ⅲ-Ⅴ족 화합물로 구성된 반도체본체를 갖는 장치
20
기판상에 반도체 물질의 증착. 예, 에피택셜 (epitaxial) 성장
205
고체를 석출시키기 위해 기상 화합물의 환원 또는 분해를 이용하는 것, 예. 화학적 증착
C SECTION C — 화학; 야금
23
금속재료의 피복; 금속 피복재료; 화학적 표면처리; 금속재료의 확산처리; 진공증착, 스퍼터링(SPUTTERING), 이온주입 또는 화학증착에 의한 피복 일반; 금속재료의 방식 또는 이물질 형성 방지 일반
C
금속재료의 피복; 금속 피복재료; 표면 확산, 화학적 전환 또는 치환에 의한 금속재료의 표면처리; 진공증착, 스퍼터링, 이온주입 또는 화학증착에 의한 피복, 일반
16
가스상 화합물의 분해에 의한 화학적 피복, 단 표면재료의 반응생성물을 피복층중에 남기지 않는것, 즉 화학증착법
22
.금속질재료이외의 무기질재료의 증착에 특징이 있는 것
24
규소만의 증착
C SECTION C — 화학; 야금
23
금속재료의 피복; 금속 피복재료; 화학적 표면처리; 금속재료의 확산처리; 진공증착, 스퍼터링(SPUTTERING), 이온주입 또는 화학증착에 의한 피복 일반; 금속재료의 방식 또는 이물질 형성 방지 일반
C
금속재료의 피복; 금속 피복재료; 표면 확산, 화학적 전환 또는 치환에 의한 금속재료의 표면처리; 진공증착, 스퍼터링, 이온주입 또는 화학증착에 의한 피복, 일반
16
가스상 화합물의 분해에 의한 화학적 피복, 단 표면재료의 반응생성물을 피복층중에 남기지 않는것, 즉 화학증착법
44
.피복방법에 특징이 있는 것
C SECTION C — 화학; 야금
23
금속재료의 피복; 금속 피복재료; 화학적 표면처리; 금속재료의 확산처리; 진공증착, 스퍼터링(SPUTTERING), 이온주입 또는 화학증착에 의한 피복 일반; 금속재료의 방식 또는 이물질 형성 방지 일반
C
금속재료의 피복; 금속 피복재료; 표면 확산, 화학적 전환 또는 치환에 의한 금속재료의 표면처리; 진공증착, 스퍼터링, 이온주입 또는 화학증착에 의한 피복, 일반
16
가스상 화합물의 분해에 의한 화학적 피복, 단 표면재료의 반응생성물을 피복층중에 남기지 않는것, 즉 화학증착법
44
.피복방법에 특징이 있는 것
52
피복공정의 제어 또는 조정(제어 또는 조정일반 G05)
H SECTION H — 전기
01
기본적 전기소자
L
반도체 장치; 다른 곳에 속하지 않는 전기적 고체 장치
21
반도체 장치 또는 고체 장치 또는 그러한 부품의 제조 또는 처리에 특별히 적용되는 방법 또는 장비
02
반도체장치 또는 그 부품의 제조나 처리
04
적어도 하나의 전위장벽 또는 표면장벽(예. PN접합, 공핍층, 캐리어 밀집층)을 갖는 장치
18
불순물(예, 도우핑 물질)을 포함하고 있거나 포함하지 않는 주기율표 제4족의 원소 또는 Ⅲ-Ⅴ족 화합물로 구성된 반도체본체를 갖는 장치
20
기판상에 반도체 물질의 증착. 예, 에피택셜 (epitaxial) 성장
H SECTION H — 전기
01
기본적 전기소자
L
반도체 장치; 다른 곳에 속하지 않는 전기적 고체 장치
21
반도체 장치 또는 고체 장치 또는 그러한 부품의 제조 또는 처리에 특별히 적용되는 방법 또는 장비
02
반도체장치 또는 그 부품의 제조나 처리
04
적어도 하나의 전위장벽 또는 표면장벽(예. PN접합, 공핍층, 캐리어 밀집층)을 갖는 장치
18
불순물(예, 도우핑 물질)을 포함하고 있거나 포함하지 않는 주기율표 제4족의 원소 또는 Ⅲ-Ⅴ족 화합물로 구성된 반도체본체를 갖는 장치
30
21/20~ 21/26에 분류되지 않은 방법이나 장비를 사용한 반도체본체의 처리
302
반도체표면의 물리적 성질 또는 그 형상의 변환, 예. 에칭(etching), 경면연마(polishing), 절단(cutting)
304
기계적 처리. 예, 연마, 경면연마, 절단(cutting)
출원인:
株式会社SUMCO SUMCO CORPORATION [JP/JP]; 東京都港区芝浦一丁目2番1号 2-1, Shibaura 1-chome, Minato-ku Tokyo 1058634, JP
발명자:
辻 雅之 TSUJI Masayuki; JP
中村 元宜 NAKAMURA Motonori; JP
대리인:
杉村 憲司 SUGIMURA Kenji; JP
우선권 정보:
2016-25106626.12.2016JP
발명의 명칭: (EN) EPITAXIAL SILICON WAFER PRODUCTION METHOD
(FR) PROCÉDÉ DE PRODUCTION DE PLAQUETTES DE SILICIUM ÉPITAXIQUES
(JA) エピタキシャルシリコンウェーハの製造方法
요약서:
(EN) The present invention provides an epitaxial silicon wafer production method which provides excellent productivity while being capable of preventing generation of rear-surface fogging without requiring cleaning of a process chamber each time a single-wafer type epitaxial growth treatment is performed on multiple silicon wafers. The epitaxial silicon wafer production method according to the present invention comprises a transport-in step for a silicon wafer, a silicon epitaxial layer formation step, a transport-out step for the silicon wafer, and a cleaning step, wherein: the cleaning step is performed before and after a series of growth processes conducted by the transport-in step, the silicon epitaxial layer formation step, and the transport-out step is repeated a prescribed number of times; correspondence relationship between the total number of times that replacement of nitrogen gas within a transfer chamber is performed and the maximum number of times that processing count for the series of growth processes is performed, is preliminarily determined; and the prescribed number of times the series of growth processes is to be repeated is configured to be within the maximum number of processing count.
(FR) La présente invention concerne un procédé de production de plaquettes de silicium épitaxiques qui assure une excellente productivité tout en pouvant empêcher la génération de voilage de surface arrière sans nécessiter de nettoyage d’une chambre de traitement chaque fois qu’un traitement de croissance épitaxique de type à plaquette seule est mis en œuvre sur plusieurs plaquettes de silicium. Le procédé de production de plaquettes de silicium épitaxiques selon la présente invention consiste en une étape de transport d’introduction pour une plaquette de silicium, en une étape de formation de couche épitaxique de silicium, en une étape de transport de sortie pour la plaquette de silicium, et en une étape de nettoyage : l’étape de nettoyage étant appliquée avant et après une série de processus de croissance mis en œuvre lors de l’étape de transport d’introduction, l’étape de formation de couche épitaxique de silicium, et l’étape de transport de sortie étant répétées un nombre prédéfini de fois ; une relation de correspondance entre le nombre total de fois où le remplacement d’azote gazeux dans une chambre de transfert est effectué et le nombre maximal de fois où le compte de traitement pour la série de processus de croissance est effectué, étant déterminée de manière préliminaire ; et le nombre prédéfini de fois où la série de traitements de croissance doit être répétée étant configuré pour être compris dans le nombre maximal de comptes de traitement.
(JA) プロセスチャンバのクリーニングを都度行うことなく、複数枚のシリコンウェーハに対して枚葉式のエピタキシャル成長処理を連続して行う際に、裏面クモリの発生を防止しつつ、生産性に優れたエピタキシャルシリコンウェーハの製造方法を提供する。 本発明によるエピタキシャルシリコンウェーハの製造方法は、シリコンウェーハ搬入工程と、シリコンエピタキシャル層形成工程と、前記シリコンウェーハの搬出工程と、クリーニング工程と、を含み、前記クリーニング工程を、前記搬入工程、前記シリコンエピタキシャル層形成工程および前記搬出工程による一連の成長処理を所定回数繰り返し行った前後に行い、前記搬送チャンバ内の窒素ガスの総置換回数と、前記一連の成長処理における最大処理回数との対応関係を予め求め、前記所定回数を前記最大処理回数の範囲内とする。
front page image
지정국: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
아프리카지역 지식재산권기구(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
유라시아 특허청 (AM, AZ, BY, KG, KZ, RU, TJ, TM)
유럽 특허청(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
공개언어: 일본어 (JA)
출원언어: 일본어 (JA)