이 애플리케이션의 일부 콘텐츠는 현재 사용할 수 없습니다.
이 상황이 계속되면 다음 주소로 문의하십시오피드백 및 연락
1. (WO2018061851) ACTIVE MATRIX SUBSTRATE AND METHOD FOR MANUFACTURING SAME
국제사무국에 기록된 최신 서지정보    정보 제출

공개번호: WO/2018/061851 국제출원번호: PCT/JP2017/033633
공개일: 05.04.2018 국제출원일: 19.09.2017
IPC:
H01L 21/336 (2006.01) ,G02F 1/1368 (2006.01) ,G09F 9/30 (2006.01) ,H01L 21/28 (2006.01) ,H01L 21/768 (2006.01) ,H01L 23/522 (2006.01) ,H01L 27/32 (2006.01) ,H01L 29/786 (2006.01) ,H01L 51/50 (2006.01) ,H05B 33/02 (2006.01) ,H05B 33/06 (2006.01)
H SECTION H — 전기
01
기본적 전기소자
L
반도체 장치; 다른 곳에 속하지 않는 전기적 고체 장치
21
반도체 장치 또는 고체 장치 또는 그러한 부품의 제조 또는 처리에 특별히 적용되는 방법 또는 장비
02
반도체장치 또는 그 부품의 제조나 처리
04
적어도 하나의 전위장벽 또는 표면장벽(예. PN접합, 공핍층, 캐리어 밀집층)을 갖는 장치
18
불순물(예, 도우핑 물질)을 포함하고 있거나 포함하지 않는 주기율표 제4족의 원소 또는 Ⅲ-Ⅴ족 화합물로 구성된 반도체본체를 갖는 장치
334
유니폴라(unipolar)형 장치를 제조하기 위한 다단계공정
335
전계효과 트랜지스터(FET)
336
절연게이트를 갖는 것
G SECTION G — 물리학
02
광학
F
광의 강도, 색, 위상, 편광 또는 방향의 제어를 위한 장치 또는 배치, 예. 스위칭, 게이팅, 변조 또는 복조, 의 매체의 광학적성질이 변화에 의하여 광학적 작용이 변화하는 장치 또는 배치; 그와 같은 동작을 위한 기술 또는 처리; 주파수변환; 비선형 광학; 광학적 논리소자; 광학적 아날로그/디지털 변환기
1
독립된 광원으로부터 도달한 광의 강도, 색, 위상, 편광 또는 방향의 제어를 위한 장치 또는 배치, 예. 스위칭, 게이팅 또는 변조 비선형 광학
01
강도, 위상, 편광 또는 색의 제어를 위한 것
13
액정에 기초한 것, 예. 하나의 액정 표시 셀
133
구조배치 ; 액정셀의 작동 ; 회로배치
136
반도체층 또는 기판과 구조적으로 결합된 액정셀, 예. 집적회로의 일부를 구성하는 셀
1362
능동매트릭스 어드레스 셀(active matrix addressed cells)
1368
스위칭 소자가 3단자 장치인 것
G SECTION G — 물리학
09
교육; 암호방법; 전시; 광고; 봉인
F
표시; 광고; 사인; 라벨 또는 명찰; 시일
9
정보가 개별소자의 선택 또는 조합에 의하여 지지체상에 형성되는 가변정보용의 표시장치
30
필요한 문자가 개개요소를 조합하는 것에 의하여 형성되는 것
H SECTION H — 전기
01
기본적 전기소자
L
반도체 장치; 다른 곳에 속하지 않는 전기적 고체 장치
21
반도체 장치 또는 고체 장치 또는 그러한 부품의 제조 또는 처리에 특별히 적용되는 방법 또는 장비
02
반도체장치 또는 그 부품의 제조나 처리
04
적어도 하나의 전위장벽 또는 표면장벽(예. PN접합, 공핍층, 캐리어 밀집층)을 갖는 장치
18
불순물(예, 도우핑 물질)을 포함하고 있거나 포함하지 않는 주기율표 제4족의 원소 또는 Ⅲ-Ⅴ족 화합물로 구성된 반도체본체를 갖는 장치
28
21/20~ 21/268에 분류되지 않은 방법이나 장비를 이용한 반도체본체상의 전극 제조
H SECTION H — 전기
01
기본적 전기소자
L
반도체 장치; 다른 곳에 속하지 않는 전기적 고체 장치
21
반도체 장치 또는 고체 장치 또는 그러한 부품의 제조 또는 처리에 특별히 적용되는 방법 또는 장비
70
하나의 공통기판상 또는 기판내에 형성된 복수의 고체구성부품 또는 집적회로로 이루어진 장치 그에 대한 특정부품의 제조 또는 처리; 집적회로장치 또는 그에 대한 특정부품의 제조.
71
그룹 H01L21/70에 분류된 장치의 특정부품의 제조
768
하나의 장치와 개별구성부품사이에 전류를 흐르게 하기 위한 상호배선의 적용
H SECTION H — 전기
01
기본적 전기소자
L
반도체 장치; 다른 곳에 속하지 않는 전기적 고체 장치
23
반도체 또는 다른 고체장치의 세부
52
동작중의 장치 하나의 구성부품으로부터 다른 구성부품으로 전류를 흐르게 하는 배열
522
반도체본체상에 분리할 수 없는 형태로 이루어진 전도층과 절연층이 다층으로 구성된 외부와의 상호배선을 포함하는 것
H SECTION H — 전기
01
기본적 전기소자
L
반도체 장치; 다른 곳에 속하지 않는 전기적 고체 장치
27
하나의 공통기판내 또는 기판상에 형성된 복수의 반도체구성부품 또는 기타 고체구성부품으로 구성된 장치
28
능동 부분으로서 유기 재료를 이용하거나 능동 부분으로서 유기 재료와 다른 재료와의 조합을 이용하는 구성부품을 포함하는 것
32
광방출에 특별히 적용되는 구성부품을 가지는 것, 예.유기 발광 다이오드를 사용한 플랫 패널 디스플레이
H SECTION H — 전기
01
기본적 전기소자
L
반도체 장치; 다른 곳에 속하지 않는 전기적 고체 장치
29
정류, 증폭, 발진 또는 스위칭에 특별히 적용되는 반도체 장치이며, 적어도 1개의 전위 장벽 또는 표면 장벽을 가지는 것; 적어도 1개의 전위 장벽 또는 표면 장벽(예. PN접합 공핍층 또는 캐리어 집중층)을 가지는 캐패시터 또는 저항; 반도체 본체 또는 전극의 세부
66
반도체장치의 형(types)
68
정류, 증폭 또는 스위칭 되는 전류가 흐르지 않는 하나의 전극에 단지 전위를 부여하거나, 단지 전류을 제공하는 것만으로 제어되는 것
76
유니폴라(unipolar) 장치
772
전계 효과 트랜지스터
78
절연된 게이트에 의해 발생되는 전계효과를 갖는 것
786
박막트랜지스터(thin-film transistors)
H SECTION H — 전기
01
기본적 전기소자
L
반도체 장치; 다른 곳에 속하지 않는 전기적 고체 장치
51
능동 부분으로서 유기 재료를 이용하거나 능동 부분으로서 유기 재료와 다른 재료와의 조합을 이용하는 고체 장치; 그들 장치 또는 그 부품의 제조 또는 처리에 특별히 적용되는 방법 또는 장치
50
광방출에 특별히 적용되는 것, 예. 유기 발광 다이오드(OLED) 또는 고분자 발광 다이오드 (PLED)
H SECTION H — 전기
05
달리 분류되지 않는 전기기술
B
전기가열; 달리 분류되지 않는 전기조명
33
전계 발광 광원
02
세부
H SECTION H — 전기
05
달리 분류되지 않는 전기기술
B
전기가열; 달리 분류되지 않는 전기조명
33
전계 발광 광원
02
세부
06
전극단자
출원인:
シャープ株式会社 SHARP KABUSHIKI KAISHA [JP/JP]; 大阪府堺市堺区匠町1番地 1, Takumi-cho, Sakai-ku, Sakai City, Osaka 5908522, JP
발명자:
北川 英樹 KITAGAWA Hideki; --
大東 徹 DAITOH Tohru; --
今井 元 IMAI Hajime; --
菊池 哲郎 KIKUCHI Tetsuo; --
鈴木 正彦 SUZUKI Masahiko; --
伊藤 俊克 ITOH Toshikatsu; --
上田 輝幸 UEDA Teruyuki; --
西宮 節治 NISHIMIYA Setsuji; --
原 健吾 HARA Kengo; --
대리인:
奥田 誠司 OKUDA Seiji; JP
우선권 정보:
2016-18777927.09.2016JP
발명의 명칭: (EN) ACTIVE MATRIX SUBSTRATE AND METHOD FOR MANUFACTURING SAME
(FR) SUBSTRAT À MATRICE ACTIVE ET PROCÉDÉ DE FABRICATION ASSOCIÉ
(JA) アクティブマトリクス基板およびその製造方法
요약서:
(EN) A pixel region of an active matrix substrate 100 is provided with: a thin film transistor 101 having an oxide semiconductor layer 7; an inorganic insulating layer 11 and an organic insulating layer 12, which cover the thin film transistor; a common electrode 15; a dielectric layer 17 mainly containing silicon nitride; and a pixel electrode 19. The inorganic insulating layer has a laminated structure including a silicon oxide layer and a silicon nitride layer, a pixel electrode 10 is in contact with, in a pixel contact hole, a drain electrode 9, and the pixel contact hole comprises a first opening, a second opening, and a third opening, which are formed in the inorganic insulating layer 11, the organic insulating layer 12, and the dielectric layer 17, respectively. The side surface of the first opening and the side surface of the second opening are aligned with each other, and the side surface of the second opening includes: a first portion 121 inclined at a first angle θ1 with respect to the substrate; a second portion 122, which is positioned above the first portion, and which is inclined at a second angle θ2 that is larger than the first angle; and a boundary 120, which is positioned between the first portion and the second portion, and the inclination angle of which discontinuously changes with respect to the substrate.
(FR) Une région de pixel d'un substrat de matrice active 100 comprenant un transistor à couche mince 101 ayant une couche semi-conductrice d'oxyde 7; une couche isolante inorganique 11 et une couche isolante organique 12, qui recouvre le transistor à couche mince; une électrode commune 15; une couche diélectrique 17 contenant principalement du nitrure de silicium; et une électrode de pixel 19. La couche isolante inorganique a une structure stratifiée comprenant une couche d'oxyde de silicium et une couche de nitrure de silicium, une électrode de pixel 10 est en contact avec, dans un trou de contact de pixel, une électrode de drain 9, et le trou de contact de pixel comprend une première ouverture, une seconde ouverture et une troisième ouverture, qui sont formées dans la couche isolante inorganique 11, la couche isolante organique 12 et la couche diélectrique 17, respectivement. La surface latérale de la première ouverture et la surface latérale de la seconde ouverture sont alignées l'une avec l'autre, et la surface latérale de la seconde ouverture comprend: une première partie 121 inclinée selon un premier angle θ1 par rapport au substrat; une seconde partie 122, qui est positionnée au-dessus de la première partie, et qui est inclinée selon un second angle θ2 qui est supérieur au premier angle; et une limite 120, qui est positionné entre la première partie et la seconde partie, et dont l'angle d'inclinaison change de manière discontinue par rapport au substrat.
(JA) アクティブマトリクス基板100の画素領域は、酸化物半導体層7を有する薄膜トランジスタ101と、薄膜トランジスタを覆う無機絶縁層11及び有機絶縁層12と、共通電極15と、窒化シリコンを主に含む誘電体層17と、画素電極19とを備え、無機絶縁層は酸化シリコン層と窒化シリコン層とを含む積層構造を有し、画素電極10は画素コンタクトホール内でドレイン電極9と接し、画素コンタクトホールは、無機絶縁層11、有機絶縁層12および誘電体層17にそれぞれ形成された第1開口部、第2開口部および第3開口部で構成され、第1開口部の側面と第2開口部の側面とは整合し、第2開口部の側面は、基板に対して第1の角度θ1で傾斜した第1部分121と、第1部分の上方に位置し、第1の角度よりも大きい第2の角度θ2で傾斜した第2部分122と、第1部分と第2部分との間に位置し、基板に対する傾斜角度が不連続に変化する境界120とを含む。
front page image
지정국: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
아프리카지역 지식재산권기구(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
유라시아 특허청 (AM, AZ, BY, KG, KZ, RU, TJ, TM)
유럽 특허청(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
공개언어: 일본어 (JA)
출원언어: 일본어 (JA)