이 애플리케이션의 일부 콘텐츠는 현재 사용할 수 없습니다.
이 상황이 계속되면 다음 주소로 문의하십시오피드백 및 연락
1. (WO2018060570) STRUCTURE COMPRISING SINGLE-CRYSTAL SEMICONDUCTOR ISLANDS AND PROCESS FOR MAKING SUCH A STRUCTURE
국제사무국에 기록된 최신 서지정보    정보 제출

공개번호: WO/2018/060570 국제출원번호: PCT/FR2017/052529
공개일: 05.04.2018 국제출원일: 21.09.2017
국제예비심사 청구일: 27.03.2018
IPC:
H01L 21/20 (2006.01)
H SECTION H — 전기
01
기본적 전기소자
L
반도체 장치; 다른 곳에 속하지 않는 전기적 고체 장치
21
반도체 장치 또는 고체 장치 또는 그러한 부품의 제조 또는 처리에 특별히 적용되는 방법 또는 장비
02
반도체장치 또는 그 부품의 제조나 처리
04
적어도 하나의 전위장벽 또는 표면장벽(예. PN접합, 공핍층, 캐리어 밀집층)을 갖는 장치
18
불순물(예, 도우핑 물질)을 포함하고 있거나 포함하지 않는 주기율표 제4족의 원소 또는 Ⅲ-Ⅴ족 화합물로 구성된 반도체본체를 갖는 장치
20
기판상에 반도체 물질의 증착. 예, 에피택셜 (epitaxial) 성장
출원인:
SOITEC [FR/FR]; Parc Technologique des Fontaines Chemin des Franques 38190 Bernin, FR
발명자:
SOTTA, David; FR
KONONCHUK, Oleg; FR
BETHOUX, Jean-Marc; FR
대리인:
BREESE, Pierre; FR
우선권 정보:
165934329.09.2016FR
발명의 명칭: (EN) STRUCTURE COMPRISING SINGLE-CRYSTAL SEMICONDUCTOR ISLANDS AND PROCESS FOR MAKING SUCH A STRUCTURE
(FR) STRUCTURE COMPRENANT DES ILOTS SEMI-CONDUCTEURS MONOCRISTALLINS, PROCEDE DE FABRICATION D'UNE TELLE STRUCTURE
요약서:
(EN) The invention relates to a structure (10) for producing at least one active layer made of a III-V material (6), comprising a substrate composed of a carrier (2) having a main face, of a dielectric layer (3) located on the main face of the carrier, and of a plurality of single-crystal semiconductor islands (4) located directly on the dielectric layer (3), the islands having an upper surface in order to serve as seed for the growth of the active layer. According to the invention, the structure comprises a bonding layer (5) located between the single-crystal semiconductor islands (4), directly on the portion of the dielectric layer (3) that is not covered by the islands (4), without masking the upper surface of the islands (4), so that the dielectric layer (3) is no longer exposed to its environment.
(FR) L'invention porte sur une structure (10) pour l'élaboration d'au moins une couche active en matériau III-V (6) comprenant un substrat formé d'un support (2) présentant une face principale, d'une couche diélectrique (3) disposée sur la face principale du support, et d'une pluralité d'îlots semi-conducteurs monocristallins (4) disposée directement sur la couche diélectrique (3), les îlots présentant une surface supérieure pour servir de germe à la croissance de la couche active. Selon l'invention la structure comprend une couche d'accroché (5) disposée entre les îlots semi-conducteurs monocristallins (4), directement sur la portion de la couche diélectrique (3) qui n'est pas recouverte par les îlots (4), sans masquer la surface supérieure des îlots (4), de sorte que la couche diélectrique (3) ne soit plus exposée à son environnement.
front page image
지정국: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
아프리카지역 지식재산권기구(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
유라시아 특허청 (AM, AZ, BY, KG, KZ, RU, TJ, TM)
유럽 특허청(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
공개언어: 프랑스어 (FR)
출원언어: 프랑스어 (FR)