이 애플리케이션의 일부 콘텐츠는 현재 사용할 수 없습니다.
이 상황이 계속되면 다음 주소로 문의하십시오피드백 및 연락
1. (WO2018059108) SEMICONDUCTOR DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC APPARATUS COMPRISING SAME
국제사무국에 기록된 최신 서지정보정보 제출

공개번호: WO/2018/059108 국제출원번호: PCT/CN2017/095130
공개일: 05.04.2018 국제출원일: 31.07.2017
IPC:
H01L 29/06 (2006.01) ,H01L 29/10 (2006.01) ,H01L 21/336 (2006.01)
H SECTION H — 전기
01
기본적 전기소자
L
반도체 장치; 다른 곳에 속하지 않는 전기적 고체 장치
29
정류, 증폭, 발진 또는 스위칭에 특별히 적용되는 반도체 장치이며, 적어도 1개의 전위 장벽 또는 표면 장벽을 가지는 것; 적어도 1개의 전위 장벽 또는 표면 장벽(예. PN접합 공핍층 또는 캐리어 집중층)을 가지는 캐패시터 또는 저항; 반도체 본체 또는 전극의 세부
02
반도체 본체
06
형태에 특징이 있는 것; 반도체영역의 형태, 상대적인 크기 또는 배치에 특징이 있는 것
H SECTION H — 전기
01
기본적 전기소자
L
반도체 장치; 다른 곳에 속하지 않는 전기적 고체 장치
29
정류, 증폭, 발진 또는 스위칭에 특별히 적용되는 반도체 장치이며, 적어도 1개의 전위 장벽 또는 표면 장벽을 가지는 것; 적어도 1개의 전위 장벽 또는 표면 장벽(예. PN접합 공핍층 또는 캐리어 집중층)을 가지는 캐패시터 또는 저항; 반도체 본체 또는 전극의 세부
02
반도체 본체
06
형태에 특징이 있는 것; 반도체영역의 형태, 상대적인 크기 또는 배치에 특징이 있는 것
10
반도체영역에 정류, 증폭 또는 스위칭되는 전류가 흐르지 않는 전극이 접속되어 있으며 이 전극은 3개 또는 그 이상의 전극을 갖고 있는 반도체 장치의 부분인 것
H SECTION H — 전기
01
기본적 전기소자
L
반도체 장치; 다른 곳에 속하지 않는 전기적 고체 장치
21
반도체 장치 또는 고체 장치 또는 그러한 부품의 제조 또는 처리에 특별히 적용되는 방법 또는 장비
02
반도체장치 또는 그 부품의 제조나 처리
04
적어도 하나의 전위장벽 또는 표면장벽(예. PN접합, 공핍층, 캐리어 밀집층)을 갖는 장치
18
불순물(예, 도우핑 물질)을 포함하고 있거나 포함하지 않는 주기율표 제4족의 원소 또는 Ⅲ-Ⅴ족 화합물로 구성된 반도체본체를 갖는 장치
334
유니폴라(unipolar)형 장치를 제조하기 위한 다단계공정
335
전계효과 트랜지스터(FET)
336
절연게이트를 갖는 것
출원인:
中国科学院微电子研究所 INSTITUTE OF MICROELECTRONICS, CHINESE ACADEMY OF SCIENCES [CN/CN]; 中国北京市 朝阳区北土城西路3号 No.3 Beitucheng West Road, Chaoyang District Beijing 100029, CN
발명자:
朱慧珑 ZHU, Huilong; US
대리인:
中科专利商标代理有限责任公司 CHINA SCIENCE PATENT & TRADEMARK AGENT LTD.; 中国北京市 海淀区西三环北路87号4-1105室 Suite 4-1105, No. 87, West 3rd Ring North Rd., Haidian District Beijing 100089, CN
우선권 정보:
201610872541.230.09.2016CN
201710530297.630.06.2017CN
발명의 명칭: (EN) SEMICONDUCTOR DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC APPARATUS COMPRISING SAME
(FR) DISPOSITIF SEMI-CONDUCTEUR, PROCÉDÉ DE FABRICATION DE CELUI-CI ET APPAREIL ÉLECTRONIQUE LE COMPRENANT
(ZH) 半导体器件及其制造方法及包括该器件的电子设备
요약서:
(EN) A semiconductor device, manufacturing method thereof, and electronic apparatus comprising same. The semiconductor device comprises: a substrate (1001); a first device and a second device formed on the substrate (1001), wherein the first device and second device respectively comprise a first source/drain layer (1031), a trench layer (1003), and a second source/drain layer (1005) sequentially stacked on the substrate (1001); and a gate stack formed around a periphery of the trench layer (1003), wherein the trench layer (1003p) of the first device and the trench layer (1003n) of the second device are substantially coplanar, and the second source/drain layer (1005) of the first device has a different stress than the second source/drain layer of the second device.
(FR) L'invention concerne un dispositif semi-conducteur, son procédé de fabrication, et un appareil électronique le comprenant. Le dispositif semi-conducteur comprend : un substrat (1001); un premier dispositif et un second dispositif formés sur le substrat (1001), le premier dispositif et le second dispositif comprenant respectivement une première couche de source/drain (1031), une couche de tranchée (1003), et une seconde couche de source/drain (1005) empilées séquentiellement sur le substrat (1001); et un empilement de grille formé autour d'une périphérie de la couche de tranchée (1003), la couche de tranchée (1003p) du premier dispositif et la couche de tranchée (1003n) du second dispositif sont sensiblement coplanaires, et la seconde couche de source/drain (1005) du premier dispositif a une contrainte différente de celle de la seconde couche de source/drain du second dispositif.
(ZH) 一种半导体器件及其制造方法及包括该器件的电子设备。半导体器件包括:衬底(1001);在衬底(1001)上形成的第一器件和第二器件,第一器件和第二器件分别包括:依次叠置在衬底(1001)上的第一源/漏层(1031)、沟道层(1003)和第二源/漏层(1005);以及绕沟道层(1003)的外周形成的栅堆叠,其中,第一器件的沟道层(1003p)与第二器件的沟道层(1003n)基本共面,且第一器件和第二器件各自的第二源/漏层(1005)中带有不同的应力。
front page image
지정국: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
아프리카지역 지식재산권기구(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
유라시아 특허청(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
유럽 특허청(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
아프리카 지식재산권기구(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
공개언어: 중국어 (ZH)
출원언어: 중국어 (ZH)