이 애플리케이션의 일부 콘텐츠는 현재 사용할 수 없습니다.
이 상황이 계속되면 다음 주소로 문의하십시오피드백 및 연락
1. (WO2018055704) SEMICONDUCTOR DEVICE, AND METHOD FOR MANUFACTURING SAME
국제사무국에 기록된 최신 서지정보   

공개번호: WO/2018/055704 국제출원번호: PCT/JP2016/077889
공개일: 29.03.2018 국제출원일: 21.09.2016
IPC:
H01L 21/336 (2006.01) ,H01L 29/788 (2006.01) ,H01L 29/792 (2006.01)
H SECTION H — 전기
01
기본적 전기소자
L
반도체 장치; 다른 곳에 속하지 않는 전기적 고체 장치
21
반도체 장치 또는 고체 장치 또는 그러한 부품의 제조 또는 처리에 특별히 적용되는 방법 또는 장비
02
반도체장치 또는 그 부품의 제조나 처리
04
적어도 하나의 전위장벽 또는 표면장벽(예. PN접합, 공핍층, 캐리어 밀집층)을 갖는 장치
18
불순물(예, 도우핑 물질)을 포함하고 있거나 포함하지 않는 주기율표 제4족의 원소 또는 Ⅲ-Ⅴ족 화합물로 구성된 반도체본체를 갖는 장치
334
유니폴라(unipolar)형 장치를 제조하기 위한 다단계공정
335
전계효과 트랜지스터(FET)
336
절연게이트를 갖는 것
H SECTION H — 전기
01
기본적 전기소자
L
반도체 장치; 다른 곳에 속하지 않는 전기적 고체 장치
29
정류, 증폭, 발진 또는 스위칭에 특별히 적용되는 반도체 장치이며, 적어도 1개의 전위 장벽 또는 표면 장벽을 가지는 것; 적어도 1개의 전위 장벽 또는 표면 장벽(예. PN접합 공핍층 또는 캐리어 집중층)을 가지는 캐패시터 또는 저항; 반도체 본체 또는 전극의 세부
66
반도체장치의 형(types)
68
정류, 증폭 또는 스위칭 되는 전류가 흐르지 않는 하나의 전극에 단지 전위를 부여하거나, 단지 전류을 제공하는 것만으로 제어되는 것
76
유니폴라(unipolar) 장치
772
전계 효과 트랜지스터
78
절연된 게이트에 의해 발생되는 전계효과를 갖는 것
788
부유(Floating) 게이트가 있는 것
H SECTION H — 전기
01
기본적 전기소자
L
반도체 장치; 다른 곳에 속하지 않는 전기적 고체 장치
29
정류, 증폭, 발진 또는 스위칭에 특별히 적용되는 반도체 장치이며, 적어도 1개의 전위 장벽 또는 표면 장벽을 가지는 것; 적어도 1개의 전위 장벽 또는 표면 장벽(예. PN접합 공핍층 또는 캐리어 집중층)을 가지는 캐패시터 또는 저항; 반도체 본체 또는 전극의 세부
66
반도체장치의 형(types)
68
정류, 증폭 또는 스위칭 되는 전류가 흐르지 않는 하나의 전극에 단지 전위를 부여하거나, 단지 전류을 제공하는 것만으로 제어되는 것
76
유니폴라(unipolar) 장치
772
전계 효과 트랜지스터
78
절연된 게이트에 의해 발생되는 전계효과를 갖는 것
792
전하 트랩핑 게이트 절연체(charge trapping gate insulator)를 갖는 것, 예 MNOS-메모리 트랜지스터
출원인:
東芝メモリ株式会社 TOSHIBA MEMORY CORPORATION [JP/JP]; 東京都港区芝浦一丁目1番1号 1-1, Shibaura 1-chome, Minato-ku, Tokyo 1050023, JP
발명자:
坂本 渉 SAKAMOTO, Wataru; JP
中木 寛 NAKAKI, Hiroshi; JP
石原 英恵 ISHIHARA, Hanae; JP
대리인:
日向寺 雅彦 HYUGAJI, Masahiko; JP
우선권 정보:
발명의 명칭: (EN) SEMICONDUCTOR DEVICE, AND METHOD FOR MANUFACTURING SAME
(FR) DISPOSITIF À SEMI-CONDUCTEUR ET SON PROCÉDÉ DE FABRICATION
(JA) 半導体装置およびその製造方法
요약서:
(EN) The semiconductor device according to an embodiment includes a laminate, a first insulating layer, first and second step parts 2, and a second insulating layer 46. The laminate includes a first electrode layer 41 (WLDD) and a second electrode layer 41 (SGD). The first and second step parts 2 are provided to a first end-section region 101 and a second end-section region 102. The second insulating layer 46 extends in the X-direction. The second insulating layer divides the second electrode layer 41 (SGD) along the X-direction. The length L1 of the second insulating layer 46 along the X-direction is greater than the length L2 of the second electrode layer 41 (SGD) along the X-direction and less than the length L3 of the first electrode layer 41 (WLDD) along the X-direction.
(FR) Selon un mode de réalisation de la présente invention, un dispositif à semi-conducteur comprend un stratifié, une première couche isolante, des première et seconde parties gradins (2), et une seconde couche isolante (46). Le stratifié comprend une première couche d'électrode (41) (WLDD) et une seconde couche d'électrode (41) (SGD). Les première et seconde parties gradins (2) se trouvent sur une première région de section d'extrémité (101) et une seconde région de section d'extrémité (102). La seconde couche isolante (46) s'étend dans la direction X et divise la seconde couche d'électrode (41) (SGD) le long de la direction X. La longueur L1 de la seconde couche isolante (46) le long de la direction X est supérieure à la longueur L2 de la seconde couche d'électrode (41) (SGD) le long de la direction X et inférieure à la longueur L3 de la première couche d'électrode (41) (WLDD) le long de la direction X.
(JA) 実施形態の半導体装置は、積層体と、第1絶縁層と、第1、第2階段部2と、第2絶縁層46とを含む。積層体は、第1電極層41(WLDD)と、第2電極層41(SGD)とを含む。第1、第2階段部2は、第1端部領域101と、第2端部領域102とに設けられる。第2絶縁層46は、X方向に延びる。第2絶縁層は、第2電極層41(SGD)をX方向に沿って分離する。第2絶縁層46のX方向に沿った長さL1は、第2電極層41(SGD)のX方向に沿った長さL2よりも長く、第1電極層41(WLDD)のX方向に沿った長さL3よりも短い。
front page image
지정국: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
아프리카지역 지식재산권기구(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
유라시아 특허청 (AM, AZ, BY, KG, KZ, RU, TJ, TM)
유럽 특허청(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
공개언어: 일본어 (JA)
출원언어: 일본어 (JA)