국제 및 국내 특허문헌 검색
이 애플리케이션의 일부 콘텐츠는 현재 사용할 수 없습니다.
이 상황이 계속되면 다음 주소로 문의하십시오피드백 및 연락
1. (WO2017000119) INITIALIZATION METHOD FOR USE IN I2C SYSTEM AND MASTER DEVICE
국제사무국에 기록된 최신 서지정보

공개번호: WO/2017/000119 국제출원번호: PCT/CN2015/082650
공개일: 05.01.2017 국제출원일: 29.06.2015
IPC:
G06F 13/42 (2006.01)
G SECTION G — 물리학
06
산술논리연산; 계산; 계수
F
전기에 의한 디지털 데이터처리
13
기억장치, 입력/출력장치 또는 중앙처리장치 사이의 정보 또는 다른 신호의 상호접속 또는 전송
38
정보전송, 예. 버스상에서
42
버스 전송 프로토콜, 예. handshake; 동기화
출원인:
THOMSON LICENSING [FR/FR]; 1-5 Rue Jeanne d'Arc, F-92130 Issy-Les-Moulineaux, FR
발명자:
SUN, Yiqiang; CN
대리인:
CHINA SCIENCE PATENT & TRADEMARK AGENT LTD.; Suite 4-1105, No. 87, West 3rd Ring North Rd., Haidian District Beijing 100089, CN
우선권 정보:
발명의 명칭: (EN) INITIALIZATION METHOD FOR USE IN I2C SYSTEM AND MASTER DEVICE
(FR) PROCÉDÉ D'INITIALISATION DESTINÉ À ÊTRE UTILISÉ DANS UN SYSTÈME I2C ET DISPOSITIF MAÎTRE
요약서:
(EN) An initialization method for use in an 12C system is suggested. The 12C system comprises at least a master device and a slave device, which are interconnected via an 12C bus comprising a serial clock (SCL) line and a serial data (SDA) line. The method comprises: configuring an SCL pin, which is connected to the SCL line, of the master device to a General Purpose Input Output (GPIO) mode; informing the slave device to release the SDA line by sending a release signal from the SCL pin of the master device; and setting the 12C bus to a START condition by the master device. The present disclosure also provides a master device in the 12C system. The present disclosure can be applied to various 12C systems to improve the initialization process after abnormal termination of communication between a master device and a slave device.
(FR) La présente invention concerne un procédé d'initialisation destiné à être utilisé dans un système I2C. Le système I2C comprend au moins un dispositif maître et un dispositif esclave, qui sont interconnectés par le biais d'un bus I2C comprenant une ligne d'horloge série (SCL pour Serial CLock) et une ligne de données série (SDA pour Serial DAta). Le procédé consiste à : configurer une broche de ligne SCL, qui est raccordée à la ligne SCL, du dispositif maître dans un mode d'entrée/de sortie à usage général (GPIO pour General Purpose Input Output); informer le dispositif esclave de libérer la ligne SDA par envoi d'un signal de libération à partir de la broche de ligne SCL du dispositif maître; et régler le bus I2C à un état de DEBUT au moyen du dispositif maître. La présente invention concerne également un dispositif maître dans le système I2C. La présente invention peut être appliquée à divers systèmes I2C afin d'améliorer le processus d'initialisation après une fin anormale d'une communication entre un dispositif maître et un dispositif esclave.
front page image
지정국: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
아프리카지역 지식재산권기구(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
유라시아 특허청(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
유럽 특허청(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
아프리카 지식재산권기구(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
공개언어: 영어 (EN)
출원언어: 영어 (EN)
또한로 출판 됨:
EP3314449US20180196679