국제 및 국내 특허문헌 검색
이 애플리케이션의 일부 콘텐츠는 현재 사용할 수 없습니다.
이 상황이 계속되면 다음 주소로 문의하십시오피드백 및 연락
1. (WO2009042959) MULTI-MEDIA PROCESSOR CACHE WITH CACHE LINE LOCKING AND UNLOCKING
국제사무국에 기록된 최신 서지정보

공개번호: WO/2009/042959 국제출원번호: PCT/US2008/078009
공개일: 02.04.2009 국제출원일: 26.09.2008
국제예비심사 청구일: 20.03.2009
IPC:
G06F 12/08 (2006.01) ,G06F 9/46 (2006.01)
G SECTION G — 물리학
06
산술논리연산; 계산; 계수
F
전기에 의한 디지털 데이터처리
12
메모리 시스템 또는 아키텍쳐 내에서 액세스, 어드레스 지정 또는 할당(정보기억 일반 G11)
02
어드레스 지정 또는 할당; 재배정
08
계층구조를 갖는 메모리 시스템, 예. 가상 메모리시스템
G SECTION G — 물리학
06
산술논리연산; 계산; 계수
F
전기에 의한 디지털 데이터처리
9
프로그램제어를 위한 장치, 예. 제어장치
06
프로그램 기억방식을 사용하는 것, 즉 프로그램을 수신하고 보지하는 처리장치의 내부기억장치를 사용하는 것
46
멀티프로그래밍 배치
출원인:
QUALCOMM Incorporated [US/US]; Attn: International Ip Administration 5775 Morehouse Drive San Diego, California 92121, US (AllExceptUS)
YU, Chun [CN/US]; US (UsOnly)
JIAO, Guofang [US/US]; US (UsOnly)
WEI, Jian [CN/US]; US (UsOnly)
발명자:
YU, Chun; US
JIAO, Guofang; US
WEI, Jian; US
대리인:
EVANS, Matthew J.; Attn: International Ip Administration 5775 Morehouse Drive San Diego, Califonia 92121, US
우선권 정보:
11/862,06326.09.2007US
발명의 명칭: (EN) MULTI-MEDIA PROCESSOR CACHE WITH CACHE LINE LOCKING AND UNLOCKING
(FR) MÉMOIRE CACHE DE PROCESSEUR MULTIMÉDIA AVEC VERROUILLAGE ET DÉVERROUILLAGE DE LIGNE DE MÉMOIRE CACHE
요약서:
(EN) The disclosure relates to techniques for locking and unlocking cache lines in a cache included within a multi-media processor that performs read-modify-write functions using batch read and write requests for data stored in either an external memory or an embedded memory. The techniques may comprise receiving a read request in a batch of read requests for data included in a section of a cache line and setting a lock bit associated with the section in response to the read request. When the lock bit is set, additional read requests in the batch of read requests are unable to access data in that section of the cache line. The lock bit may be unset in response to a write request in a batch of write requests to update the data previously read out from that section of the cache line.
(FR) L'invention concerne des techniques pour verrouiller et déverrouiller des lignes de cache dans une mémoire cache présente dans un processeur multimédia qui exécute des fonctions de lecture-modification-écriture à l'aide de demandes de lecture et d'écriture par lots pour des données stockées soit dans une mémoire externe soit dans une mémoire incorporée. Les techniques peuvent comprendre la réception d'une demande de lecture dans un lot de demandes de lecture pour des données incluses dans une section d'une ligne de cache et le paramétrage d'un bit de verrouillage associé à la section en réponse à la demande de lecture. Lorsque le bit de verrouillage est paramétré, des demandes de lecture supplémentaires dans le lot de demandes de lecture sont incapables d'accéder aux données de cette section de la ligne de cache. Le bit de verrouillage peut être déparamétré en réponse à une demande d'écriture dans un lot de demandes d'écriture pour mettre à jour les données précédemment extraites de cette section de la ligne de cache.
front page image
지정국: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
아프리카지역 지식재산권기구(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
유라시아 특허청(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
유럽 특허청(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
아프리카 지식재산권기구(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
공개언어: 영어 (EN)
출원언어: 영어 (EN)