WIPO logo
모바일 | Deutsch | English | Español | Français | 日本語 | Português | Русский | 中文 | العربية |
PATENTSCOPE

국제 및 국내 특허문헌 검색
World Intellectual Property Organization
검색
 
열람
 
번역
 
옵션
 
뉴스
 
로그인
 
도움말
 
기계 번역
1. (WO2002033537) MULTIPLIER AND SHIFT DEVICE USING SIGNED DIGIT REPRESENTATION
국제사무국에 기록된 최신 서지정보   

공개번호:    WO/2002/033537    국제출원번호:    PCT/EP2000/010166
공개일: 25.04.2002 국제출원일: 16.10.2000
국제예비심사 청구일:    16.05.2002    
IPC:
G06F 5/01 (2006.01), G06F 7/52 (2006.01)
출원인: NOKIA CORPORATION [FI/FI]; Keilalahdentie 4, FIN-02150 Espoo (FI) (For All Designated States Except US).
KOSUNEN, Marko [FI/FI]; (FI) (For US Only).
HALONEN, Kari [FI/FI]; (FI) (For US Only)
발명자: KOSUNEN, Marko; (FI).
HALONEN, Kari; (FI)
대리인: LESON, Thomas, Johannes, Alois; Tiedtke-Bühling-Kinne, Bavariaring 4, 80336 Munich (DE)
우선권 정보:
발명의 명칭: (EN) MULTIPLIER AND SHIFT DEVICE USING SIGNED DIGIT REPRESENTATION
(FR) MULTIPLICATEUR ET DISPOSITIF DE DECALAGE METTANT EN OEUVRE UNE REPRESENTATION REDONDANTE
요약서: front page image
(EN)The present invention proposes a multiplier device performing multiplication of different powers of two serially in time (not in parallel) in order to further reduce the area needed for a hardware realization. By virtue thereof, it is enabled to use only one adder in connection with the multiplication which contributes to a reduced hardware amount and reduced required area for the hardware. A shifter means based on binary weighted shifting is used for shifting in connection with the multiplication, thereby reducing the required hardware amount (number of multiplexers and hardwired shifting elements) and thus reducing the area for hardware implementation still further. The present invention can be used in applications using digital multiplication, such as in digital signal processing DSP, digital filters and/or finite impulse response filters FIR filters as well as programmable and/or adaptive digital filters. As the multiplier is represented in CSD coding, the number of necessary shifting operations can be reduced and the number of necessary additions can be reduced, thus contributing to a reduced area needed for a hardware realization of a shifting means and a multiplier device on a silicon chip.
(FR)L'invention concerne un dispositif multiplicateur exécutant la multiplication de différentes puissances de deux, successivement dans le temps (pas parallèlement), de manière à réduire encore la zone requise pour la réalisation d'un matériel informatique. Grâce à ce dispositif, il est possible de n'utiliser qu'un additionneur, en connexion avec le multiplicateur, ce qui réduit encore la quantité de matériel informatique et la zone requise pour ce matériel informatique. Des moyens de décalage, fondés sur le décalage pondéré binaire, servant à exécuter un décalage, en connexion avec la multiplication, réduisant ainsi la quantité de matériel informatique requise (le nombre de multiplexeurs et d'éléments de décalage câblés) de même que la zone de mise en oeuvre ultérieure du matériel informatique. L'invention peut s'utiliser dans des applications mettant en oeuvre une multiplication numérique, comme dans les processeurs de signaux numériques, les filtres numériques et/ou les filtres à réponse impulsionnelle finie, de même que les filtres numériques programmables et/ou adaptatifs. Etant donné que le multiplicateur est représenté dans le codage de chiffres à signe canonique, il est possible de réduire le nombre d'opération de décalage nécessaires ainsi que le nombre d'additions nécessaires, ce qui contribue à réduire la zone requise, sur une puce de silicium, pour la réalisation du matériel constituant les moyens de décalage et le dispositif multiplicateur.
지정국: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CR, CU, CZ, DE, DK, DM, DZ, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, TZ, UA, UG, US, UZ, VN, YU, ZA, ZW.
African Regional Intellectual Property Organization (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GW, ML, MR, NE, SN, TD, TG).
공개언어: English (EN)
출원언어: English (EN)