WIPO logo
모바일 | Deutsch | English | Español | Français | 日本語 | Português | Русский | 中文 | العربية |
PATENTSCOPE

국제 및 국내 특허문헌 검색
World Intellectual Property Organization
옵션
질의어
어간
정렬 기준:
목록 길이
이 애플리케이션의 일부 콘텐츠는 현재 사용할 수 없습니다.
이 상황이 계속되면 다음 주소로 문의하십시오피드백 및 연락
1. (WO2010113386) INSPECTION CONDITION DATA GENERATION METHOD AND INSPECTION SYSTEM OF SEMICONDUCTOR WAFER APPEARANCE INSPECTION APPARATUS
국제사무국에 기록된 최신 서지정보   

공개번호: WO/2010/113386 국제출원번호: PCT/JP2010/001375
공개일: 07.10.2010 국제출원일: 01.03.2010
IPC:
H01L 21/66 (2006.01) ,G01N 21/956 (2006.01)
H SECTION H — 전기
01
기본적 전기소자
L
반도체 장치; 다른 곳에 속하지 않는 전기적 고체 장치
21
반도체 장치 또는 고체 장치 또는 그러한 부품의 제조 또는 처리에 특별히 적용되는 방법 또는 장비
66
제조 또는 처리중의 시험이나 측정
G SECTION G — 물리학
01
측정; 시험
N
재료의 화학적 또는 물리적 성질의 검출에 의한 재료의 조사 또는 분석
21
광학적 수단, 즉 적외선, 가시광선, 또는 자외선을 사용하는 것에 의한 재료의 조사 또는 분석
84
특수한 적용에 특히 적합한 시스템
88
결함, 상처 또는 오염의 존재조사
95
조사되는 물체의 재질 또는 형상에 특징이 있는 것
956
물체표면의 패턴 검사
출원인: OHMI, Hidekazu[JP/JP]; JP (UsOnly)
YAMAMOTO, Hisashi[JP/JP]; JP (UsOnly)
TORAY ENGINEERING CO., LTD.[JP/JP]; Nihonbashi Muromachi Bldg., 3-16, Nihonbashi-Hongokucho 3-chome, Chuo-ku, Tokyo 1030021, JP (AllExceptUS)
발명자: OHMI, Hidekazu; JP
YAMAMOTO, Hisashi; JP
대리인: WATANABE, Hisashi; c/o SHINJYU GLOBAL IP South Forest Bldg. 11F 1-4-19, Minamimori-machi Kita-ku, Osaka-shi Osaka 5300054, JP
우선권 정보:
2009-08745631.03.2009JP
발명의 명칭: (EN) INSPECTION CONDITION DATA GENERATION METHOD AND INSPECTION SYSTEM OF SEMICONDUCTOR WAFER APPEARANCE INSPECTION APPARATUS
(FR) PROCÉDÉ DE GÉNÉRATION DE DONNÉES DE CONDITION D'INSPECTION ET SYSTÈME D'INSPECTION D'UN APPAREIL D'INSPECTION D'ASPECT DE TRANCHE SEMI-CONDUCTRICE
(JA) 半導体ウエーハ外観検査装置の検査条件データ生成方法及び検査システム
요약서:
(EN) A wafer inspection condition generation method for generating inspection condition data for a plurality of inspection apparatuses which inspect the appearance of semiconductor chips formed on wafers (10). The method is provided with the following steps: a step of calculating the individual difference, for each wafer inspection apparatus (A to C), from a design value, then registering individual difference correction data; a step of generating inspection condition data using a wafer (10), at any selected wafer inspection apparatus (A); a step of generating common inspection condition data from the inspection condition data and the individual correction data of the selected wafer inspection apparatus (A); and a step of generating inspection condition data for each wafer inspection apparatus (B to C), from the common inspection condition data and the individual difference correction data of the corresponding wafer inspection apparatus (B to C).
(FR) L'invention concerne un procédé de génération de condition d'inspection de tranche pour générer des données de condition d'inspection pour une pluralité d'appareils d'inspection qui inspectent l'aspect des puces semi-conductrices formées sur des tranches (10). Le procédé comprend les étapes suivantes : calcul de la différence individuelle, pour chaque appareil d'inspection de tranche (A à C), à partir d'une valeur de calcul ; puis, enregistrement des données de correction de différence individuelle ; génération de données de condition d'inspection en utilisant une tranche (10), sur un quelconque appareil d'inspection de tranche sélectionné (A) ; génération de données de condition d'inspection communes à partir des données de condition d'inspection et des données de correction individuelle de l'appareil d'inspection de tranche sélectionné (A) ; et génération de données de condition d'inspection pour chaque appareil d'inspection de tranche (B à C), à partir des données de condition d'inspection communes et des données de correction de différence individuelle de l'appareil d'inspection de tranche (B à C) correspondant.
(JA)  ウエーハ検査条件生成方法は、ウエーハ10上に形成された半導体チップの外観を検査する複数の検査装置の検査条件データを生成する方法であって、以下のステップを備えている。ウエーハ検査装置A~C毎に設計値に対する機差を算出し、次に機差補正データを登録するステップ、選択されたいずれかのウエーハ検査装置(A)において、ウエーハ10を用いて検査条件データを生成するステップ、検査条件データと選択されたいずれかのウエーハ検査装置(A)の機差補正データとから、共通検査条件データを生成するステップ、共通検査条件データとウエーハ検査装置B~C毎の機差補正データとから、ウエーハ検査装置B~C毎の検査条件データを生成するステップである。
front page image
지정국: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
아프리카지역 지식재산권기구(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
유라시아 특허청 (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
유럽 특허청(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
공개언어: 일본어 (JA)
출원언어: 일본어 (JA)