処理中

しばらくお待ちください...

設定

設定

出願の表示

1. JP2001176961 - 半導体装置及び製造方法

官庁 日本
出願番号 1999356501
出願日 15.12.1999
公開番号 2001176961
公開日 29.06.2001
公報種別 A
IPC
H01L 21/768
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
701つの共通基板内または上に形成された複数の固体構成部品または集積回路からなる装置またはその特定部品の製造または処理;集積回路装置またはその特定部品の製造
71グループH01L21/70で限定された装置の特定部品の製造
768装置内の別個の構成部品間に電流を流すため使用する相互接続を適用するもの
H01L 21/28
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02半導体装置またはその部品の製造または処理
04少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18不純物,例.ドーピング材料,を含むまたは含まない周期表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
28H01L21/20~H01L21/268に分類されない方法または装置を用いる半導体本体上への電極の製造
H01L 21/3205
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02半導体装置またはその部品の製造または処理
04少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18不純物,例.ドーピング材料,を含むまたは含まない周期表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
30H01L21/20~H01L21/26に分類されない方法または装置を用いる半導体本体の処理
31半導体本体上への絶縁層の形成,例.マスキング用またはフォトリソグラフィック技術の使用によるもの;これらの層の後処理;これらの層のための材料の選択
3205絶縁層へ非絶縁層,例.導電層または抵抗層,の付着;これらの層の後処理
出願人 SEIKO EPSON CORP
セイコーエプソン株式会社
発明者 MATSUMOTO KAZUMI
松本 和己
代理人 上柳 雅誉
須澤 修
発明の名称
(EN) SEMICONDUCTOR DEVICE AND METHOD OF FABRICATION
(JA) 半導体装置及び製造方法
要約
(EN)

PROBLEM TO BE SOLVED: To provide a semiconductor device, and a method of fabrication, in which the contact resistance of an Al alloy interconnection can be prevented from increasing in a contact hole by preventing formation of reaction products with Al when a contact hole is made in an interlayer insulation film by etching.

SOLUTION: The method for fabricating a semiconductor device comprises a step for forming a TiN film 17 on a first Al alloy film 15, a step for making compact the TiN film 17 by performing heat treatment in nitrogen atmosphere, a step for forming a first Al alloy interconnection by patterning the TiN film 17 and the first Al alloy film 15, a step for forming a second interlayer insulation film 19 on the first Al alloy interconnection 15, a step for making a via hole 19a in the interlayer insulation film 19 above the first Al alloy interconnection 15 by etching the interlayer insulation film 19, and a step for forming a second Al alloy interconnection in the via hole 19a and on the interlayer insulation film 19.

COPYRIGHT: (C)2001,JPO

(JA)


【課題】 層間絶縁膜に接続孔を形成するためのエッチ
ングを施す際にAlとの反応生成物の形成を防止するこ
とにより、接続孔内におけるAl合金配線のコンタクト
抵抗の増加を抑制できる半導体装置及びその製造方法を
提供する。


【解決手段】 本発明に係る半導体装置の製造方法は、
第1のAl合金膜15上にTiN膜17を形成する工程
と、窒素雰囲気で熱処理を施すことにより、TiN膜1
7を緻密な膜にする工程と、TiN膜17及び第1のA
l合金膜15をパターニングすることにより第1のAl
合金配線を形成する工程と、第1のAl合金配線15上
に第2の層間絶縁膜19を形成する工程と、層間絶縁膜
19をエッチングすることにより、第1のAl合金配線
15上に位置するビアホール19aを層間絶縁膜19に
形成する工程と、ビアホール19a内及び層間絶縁膜1
9上に第2のAl合金配線を形成する工程と、を具備す
るものである。