このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (CN1862822) Embedded silicon germanium using a double buried oxide silicon-on-insulator wafer

官庁 : 中華人民共和国
出願番号: 200610076497.0 出願日: 20.04.2006
公開番号: 1862822 公開日: 15.11.2006
特許番号: 100524778 特許付与日: 05.08.2009
公報種別: C
IPC:
H01L 27/12
H01L 29/78
H01L 21/84
H01L 21/336
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
27
1つの共通基板内または上に形成された複数の半導体構成部品または他の固体構成部品からなる装置
02
整流,発振,増幅またはスイッチングに特に適用される半導体構成部品を含むものであり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁を有する集積化された受動回路素子を含むもの
12
基板が半導体本体以外のもの,例.絶縁体本体
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
66
半導体装置の型
68
整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76
ユニポーラ装置
772
電界効果トランジスタ
78
絶縁ゲートによって生じる電界効果を有するもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
70
1つの共通基板内または上に形成された複数の固体構成部品または集積回路からなる装置またはその特定部品の製造または処理;集積回路装置またはその特定部品の製造
77
1つの共通基板内または上に形成される複数の固体構成部品または集積回路からなる装置の製造または処理
78
複数の別個の装置に基板を分割することによるもの
82
それぞれが複数の構成部品からなる装置,例.集積回路の製造
84
基板が半導体本外以外のもの,例.絶縁体本外のもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
334
ユニポーラ型の装置の製造のための多段階工程
335
電界効果トランジスタ
336
絶縁ゲートを有するもの
出願人: IBM
国际商业机器公司
発明者: Chen Huajie
陈华杰
Chidambarrao Dureseti
D·奇丹巴尔拉奥
Schepis Dominic J.
D·J·斯凯皮斯
Utomo Henry K.
H·K·乌托莫
代理人: yu jing liu ruidong
北京市中咨律师事务所
北京市中咨律师事务所
優先権情報: 10908394 10.05.2005 US
発明の名称: (EN) Embedded silicon germanium using a double buried oxide silicon-on-insulator wafer
(ZH) 利用双掩埋氧化物绝缘体上硅晶片的嵌入硅锗及其形成方法
要約: front page image
(EN) Disclosed is a p-type field effect transistor (pFET) structure and method of forming the pFET. The pFET comprises embedded silicon germanium in the source/drain regions to increase longitudinal stress on the p-channel and, thereby, enhance transistor performance. Increased stress is achieved by increasing the depth of the source/drain regions and, thereby, the volume of the embedded silicon germanium. The greater depth (e.g., up to 100 nm) of the stressed silicon germanium source/drain regions is achieved by using a double BOX SOI wafer. Trenches are etched through a first silicon layer and first buried oxide layer and then the stressed silicon germanium is epitaxially grown from a second silicon layer. A second buried oxide layer isolates the pFET.
(ZH)

本发明公开了p型场效应晶体管(pFET)结构和形成pFET的方法。pFET包括在源极/漏极区域中嵌入的硅锗以增加p沟道上的纵向应力,并且从而增强晶体管的性能。通过增加源极/漏极区域的深度并且从而增加嵌入硅锗的体积,实现应力的增加。通过使用双BOX SOI晶片可以实现更深(例如,高达100nm)的应力硅锗源极/漏极区域。蚀刻沟槽穿过第一硅层和第一掩埋氧化物层,然后从第二硅层外延生长应力硅锗。第二掩埋氧化物层隔离pFET。