処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2023032323 - 半導体装置及び半導体装置の製造方法

公開番号 WO/2023/032323
公開日 09.03.2023
国際出願番号 PCT/JP2022/013702
国際出願日 23.03.2022
IPC
H01L 23/12 2006.1
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
23半導体または他の固体装置の細部
12マウント,例.分離できない絶縁基板
H01L 21/60 2006.1
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02半導体装置またはその部品の製造または処理
04少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
50サブグループH01L21/06~H01L21/326の一つに分類されない方法または装置を用いる半導体装置の組立
60動作中の装置にまたは装置から電流を流すためのリードまたは他の導電部材の取り付け
H01L 21/3205 2006.1
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02半導体装置またはその部品の製造または処理
04少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18不純物,例.ドーピング材料,を含むまたは含まない周期表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
30H01L21/20~H01L21/26に分類されない方法または装置を用いる半導体本体の処理
31半導体本体上への絶縁層の形成,例.マスキング用またはフォトリソグラフィック技術の使用によるもの;これらの層の後処理;これらの層のための材料の選択
3205絶縁層へ非絶縁層,例.導電層または抵抗層,の付着;これらの層の後処理
H01L 21/768 2006.1
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
701つの共通基板内または上に形成された複数の固体構成部品または集積回路からなる装置またはその特定部品の製造または処理;集積回路装置またはその特定部品の製造
71グループH01L21/70で限定された装置の特定部品の製造
768装置内の別個の構成部品間に電流を流すため使用する相互接続を適用するもの
H01L 23/522 2006.1
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
23半導体または他の固体装置の細部
52動作中の装置内の1つの構成部品から他の構成部品へ電流を導く装置
522半導体本体上に分離できないように形成された導電層及び絶縁層の多層構造からなる外部の相互接続を含むもの
出願人
  • キオクシア株式会社 KIOXIA CORPORATION [JP]/[JP]
発明者
  • 伊計 斉 IKEI Hitoshi
  • 松尾 孝 MATSUO Takashi
  • 北 恒博 KITA Tsunehiro
代理人
  • 弁理士法人イトーシン国際特許事務所 ITOH-SHIN PATENT OFFICE
優先権情報
2021-14343302.09.2021JP
公開言語 (言語コード) 日本語 (ja)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) SEMICONDUCTOR DEVICE, AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE
(FR) DISPOSITIF SEMI-CONDUCTEUR ET PROCÉDÉ DE FABRICATION ASSOCIÉ
(JA) 半導体装置及び半導体装置の製造方法
要約
(EN) A semiconductor device according to an embodiment comprises: a semiconductor chip 1 having a passivation film 11; and a mounting board 2 having a surface that faces a surface of the semiconductor chip 1 on which the passivation film 11 is provided. The semiconductor chip 1 includes pads 3 formed so as to protrude from an outer surface of the passivation film 11. The mounting board 2 has pads 4, and the pads 3 and the pads 4 come into contact with one another in a state in which an oxide film or adsorbed substance has been removed from a region of contact between the pads 3 and the pads 4.
(FR) Dans un mode de réalisation, l'invention concerne un dispositif semi-conducteur comprenant : une puce semi-conductrice (1) comportant un film de passivation (11) ; et une carte de montage (2) comportant une surface faisant face à une surface de la puce semi-conductrice (1) sur laquelle est disposé le film de passivation (11). La puce semi-conductrice (1) comprend des pastilles (3) formées de sorte à ressortir en saillie d'une surface externe du film de passivation (11). La carte de montage (2) comporte des pastilles (4), et les pastilles (3) et les pastilles (4) viennent en contact les unes avec les autres dans un état dans lequel un film d'oxyde ou une substance adsorbée a été éliminé(e) d'une zone de contact entre les pastilles (3) et les pastilles (4).
(JA) 実施形態の半導体装置は、パッシベーション膜11を有する半導体チップ1と、半導体チップ1のパッシベーション膜11を有する面に対向する面を有する実装基板2とを備える。半導体チップ1は、パッシベーション膜11の表面から突出するように形成されたパッド3を有する。実装基板2は、パッド4を有し、酸化膜あるいは吸着物がパッド3とパッド4の接触領域から除去された状態で、パッド3とパッド4が接触している。
国際事務局に記録されている最新の書誌情報