(EN) Provided is a wiring body (30) which is arranged on top of a substrate (10) having a conductor (11) and which comprises: a via electrode (31) that is provided inside a via hole (21) formed in an insulation layer (20) located on top of the substrate (10) and that is connected to the conductor (11) via the via hole (21); and wiring (32) that is provided above the substrate (10) with the insulation layer (20) therebetween, wherein the via electrode (31) has a seed layer (31a) formed inside the via hole (21), along the inner surface of the insulation layer (20) from the top of the conductor (11), a via electrode body layer (31b) formed being located on top of the seed layer (31a) and so as to fill the inside of the via hole (21), and an adhesive layer (31c) formed inside the via hole (21) in between the seed layer (31a) and the inner surface of the insulation layer (20).
(FR) L'invention concerne un corps de câblage (30) qui est disposé sur le dessus d'un substrat (10) ayant un conducteur (11) et qui comprend : une électrode de trou d'interconnexion (31) qui est disposée à l'intérieur d'un trou d'interconnexion (21) formée dans une couche d'isolation (20) située au-dessus du substrat (10) et qui est reliée au conducteur (11) par l'intermédiaire du trou d'interconnexion (21) ; et un câblage (32) qui est disposé au-dessus du substrat (10) avec la couche d'isolation (20) entre ceux-ci, l'électrode de trou d'interconnexion (31) ayant une couche de germe (31a) formée à l'intérieur du trou d'interconnexion (21), le long de la surface interne de la couche d'isolation (20) à partir de la partie supérieure du conducteur (11), une couche de corps d'électrode de trou d'interconnexion (31b) formée étant située au-dessus de la couche de germe (31a) et de manière à remplir l'intérieur du trou d'interconnexion (21), et une couche adhésive (31c) formée à l'intérieur du trou d'interconnexion (21) entre la couche de germe (31a) et la surface interne de la couche d'isolation (20).
(JA) 導電体（１１）を有する基板（１０）の上に配置される配線体（３０）であって、基板（１０）の上に位置する絶縁層（２０）に形成されたビアホール（２１）内に設けられ、ビアホール（２１）を介して導電体（１１）に接続されたビア電極（３１）と、絶縁層（２０）を介して基板（１０）の上方に設けられる配線（３２）と、を備え、ビア電極（３１）は、ビアホール（２１）内で導電体（１１）の上から絶縁層（２０）の内側面に沿って形成されたシード層（３１ａ）と、シード層（３１ａ）の上に位置し且つビアホール（２１）内を埋めるように形成されたビア電極本体層（３１ｂ）と、ビアホール（２１）内でシード層（３１ａ）と絶縁層（２０）の内側面との間に形成された密着層（３１ｃ）とを有する。
