処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2022202547 - 配線体、実装基板、配線体の製造方法、及び、実装基板の製造方法

公開番号 WO/2022/202547
公開日 29.09.2022
国際出願番号 PCT/JP2022/011943
国際出願日 16.03.2022
IPC
H01L 23/12 2006.1
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
23半導体または他の固体装置の細部
12マウント,例.分離できない絶縁基板
H01L 21/768 2006.1
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
701つの共通基板内または上に形成された複数の固体構成部品または集積回路からなる装置またはその特定部品の製造または処理;集積回路装置またはその特定部品の製造
71グループH01L21/70で限定された装置の特定部品の製造
768装置内の別個の構成部品間に電流を流すため使用する相互接続を適用するもの
H01L 23/522 2006.1
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
23半導体または他の固体装置の細部
52動作中の装置内の1つの構成部品から他の構成部品へ電流を導く装置
522半導体本体上に分離できないように形成された導電層及び絶縁層の多層構造からなる外部の相互接続を含むもの
H05K 1/09 2006.1
H電気
05他に分類されない電気技術
K印刷回路;電気装置の箱体または構造的細部,電気部品の組立体の製造
1印刷回路
02細部
09金属パターンのための材料の使用
H05K 3/18 2006.1
H電気
05他に分類されない電気技術
K印刷回路;電気装置の箱体または構造的細部,電気部品の組立体の製造
3印刷回路を製造するための装置または方法
10導電性物質が希望する導電模様を形成するように絶縁支持部材に施されるもの
18導電性物質を付着するのに沈でん技術を用いるもの
H05K 3/20 2006.1
H電気
05他に分類されない電気技術
K印刷回路;電気装置の箱体または構造的細部,電気部品の組立体の製造
3印刷回路を製造するための装置または方法
10導電性物質が希望する導電模様を形成するように絶縁支持部材に施されるもの
20あらかじめ組み立てた導体模様を貼着するもの
CPC
H01L 21/768
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
71Manufacture of specific parts of devices defined in group H01L21/70
768Applying interconnections to be used for carrying current between separate components within a device ; comprising conductors and dielectrics
H01L 23/12
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23Details of semiconductor or other solid state devices
12Mountings, e.g. non-detachable insulating substrates
H01L 23/522
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23Details of semiconductor or other solid state devices
52Arrangements for conducting electric current within the device in operation from one component to another ; , i.e. interconnections, e.g. wires, lead frames
522including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
H05K 1/09
HELECTRICITY
05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
1Printed circuits
02Details
09Use of materials for the ; conductive, e.g. ; metallic pattern
H05K 3/18
HELECTRICITY
05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
3Apparatus or processes for manufacturing printed circuits
10in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
18using precipitation techniques to apply the conductive material
H05K 3/20
HELECTRICITY
05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
3Apparatus or processes for manufacturing printed circuits
10in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
20by affixing prefabricated conductor pattern
出願人
  • パナソニックIPマネジメント株式会社 PANASONIC INTELLECTUAL PROPERTY MANAGEMENT CO., LTD. [JP]/[JP]
発明者
  • 二連木 隆佳 NIRENGI, Takayoshi
  • 大石 章博 OISHI, Akihiro
  • 相阪 勉 AISAKA, Tsutomu
  • 松下 大介 MATSUSHITA, Daisuke
  • 岩永 純平 IWANAGA, Jumpei
  • 東條 正 TOJO, Tadashi
代理人
  • 新居 広守 NII, Hiromori
  • 寺谷 英作 TERATANI, Eisaku
  • 道坂 伸一 MICHISAKA, Shinichi
優先権情報
2021-04732322.03.2021JP
公開言語 (言語コード) 日本語 (ja)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) WIRING BODY, MOUNTING SUBSTRATE, METHOD FOR MANUFACTURING WIRING BODY, AND METHOD FOR MANUFACTURING MOUNTING SUBSTRATE
(FR) CORPS DE CÂBLAGE, SUBSTRAT DE MONTAGE, PROCÉDÉ DE FABRICATION DE CORPS DE CÂBLAGE ET PROCÉDÉ DE FABRICATION DE SUBSTRAT DE MONTAGE
(JA) 配線体、実装基板、配線体の製造方法、及び、実装基板の製造方法
要約
(EN) A wiring body (30) disposed on a substrate (10) having an electrical conductor (11) is provided with: a via electrode (31) which is provided in a via hole (21) formed in an insulating layer (20) located on the substrate (10), and which is connected to the electrical conductor (11) through the via hole (21); and a wire (32) provided over the substrate (10) with the insulating layer (20) therebetween. A lower layer of the via electrode (31) and a lower layer of the wire (32) are composed of different materials or structures.
(FR) L'invention concerne un corps de câblage (30) disposé sur un substrat (10) ayant un conducteur électrique (11) comportant : une électrode de trou d'interconnexion (31) qui est disposée dans un trou d'interconnexion (21) formé dans une couche isolante (20) située sur le substrat (10), et qui est connectée au conducteur électrique (11) à travers le trou d'interconnexion (21) ; et un fil (32) disposé sur le substrat (10) avec la couche isolante (20) entre ceux-ci. Une couche inférieure de l'électrode de trou d'interconnexion (31) et une couche inférieure du fil (32) sont composées de différents matériaux ou structures.
(JA) 導電体(11)を有する基板(10)の上に配置される配線体(30)であって、基板(10)の上に位置する絶縁層(20)に形成されたビアホール(21)内に設けられ、ビアホール(21)を介して導電体(11)に接続されたビア電極(31)と、絶縁層(20)を介して基板(10)の上方に設けられた配線(32)と、を備え、ビア電極(31)における下部層と配線(32)における下部層とは、異なる材料又は構造によって構成されている。
国際事務局に記録されている最新の書誌情報