ご意見送信
設定

設定

出願の表示

1. WO2022097193 - 半導体積層構造およびその作製方法、ならびに半導体装置の製造方法

パーマリンク
公開番号 WO/2022/097193
公開日 12.05.2022
国際出願番号 PCT/JP2020/041169
国際出願日 04.11.2020
IPC
H01L 29/778 2006.1
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
29整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部
66半導体装置の型
68整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76ユニポーラ装置
772電界効果トランジスタ
778二次元電荷担体ガスチャンネルをもつもの,例.HEMT
H01L 21/02 2006.1
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02半導体装置またはその部品の製造または処理
H01L 21/338 2006.1
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02半導体装置またはその部品の製造または処理
04少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18不純物,例.ドーピング材料,を含むまたは含まない周期表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
334ユニポーラ型の装置の製造のための多段階工程
335電界効果トランジスタ
338ショットキーゲートを有するもの
H01L 29/812 2006.1
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
29整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部
66半導体装置の型
68整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76ユニポーラ装置
772電界効果トランジスタ
80PN接合ゲートまたは他の整流接合ゲートによって生じる電界効果を有するもの
812ショットキーゲートを有するもの
CPC
H01L 21/02
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02Manufacture or treatment of semiconductor devices or of parts thereof
H01L 29/66848
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
29Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; ; Multistep manufacturing processes therefor
66Types of semiconductor device ; ; Multistep manufacturing processes therefor
66007Multistep manufacturing processes
66075of devices having semiconductor bodies comprising group 14 or group 13/15 materials
66227the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
66409Unipolar field-effect transistors
66848with a Schottky gate, i.e. MESFET
H01L 29/778
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
29Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; ; Multistep manufacturing processes therefor
66Types of semiconductor device ; ; Multistep manufacturing processes therefor
68controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
76Unipolar devices ; , e.g. field effect transistors
772Field effect transistors
778with two-dimensional charge carrier gas channel, e.g. HEMT ; ; with two-dimensional charge-carrier layer formed at a heterojunction interface
H01L 29/812
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
29Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; ; Multistep manufacturing processes therefor
66Types of semiconductor device ; ; Multistep manufacturing processes therefor
68controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
76Unipolar devices ; , e.g. field effect transistors
772Field effect transistors
80with field effect produced by a PN or other rectifying junction gate ; , i.e. potential-jump barrier
812with a Schottky gate
出願人
  • 日本電信電話株式会社 NIPPON TELEGRAPH AND TELEPHONE CORPORATION [JP]/[JP]
発明者
  • 吉屋　佑樹 YOSHIYA, Yuki
  • 星　拓也 HOSHI, Takuya
  • 杉山　弘樹 SUGIYAMA, Hiroki
  • 松崎　秀昭 MATSUZAKI, Hideaki
代理人
  • 山川　茂樹 YAMAKAWA, Shigeki
  • 小池　勇三 KOIKE, Yuzo
  • 山川　政樹 YAMAKAWA, Masaki
  • 本山　泰 MOTOYAMA, Yasushi
優先権情報
公開言語 (言語コード) 日本語 (ja)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) SEMICONDUCTOR MULTILAYER STRUCTURE, METHOD FOR PRODUCING SAME, AND METHOD FOR PRODUCING SEMICONDUCTOR DEVICE
(FR) STRUCTURE MULTICOUCHE SEMI-CONDUCTRICE, SON PROCÉDÉ DE PRODUCTION, ET PROCÉDÉ DE PRODUCTION DE DISPOSITIF À SEMI-CONDUCTEUR
(JA) 半導体積層構造およびその作製方法、ならびに半導体装置の製造方法
front page image
要約
(EN) According to the present invention, a substrate (101) is bonded with another substrate (103) in such a manner that a nitride semiconductor layer (104) formation surface of the other substrate (103) is arranged on the substrate (101) side after forming a nitride semiconductor layer (104) on the other substrate (103) by means of crystal growth of a nitride semiconductor containing Ga in the +c axis direction (bonding step). This bonding step is carried out by bonding surfaces to be bonded by means of a publicly known direct bonding technology.
(FR) Selon la présente invention, un substrat (101) est lié à un autre substrat (103) de sorte qu'une surface de formation de couche semi-conductrice au nitrure (104) de l'autre substrat (103) est disposée sur le coté de substrat (101) après la formation d'une couche semi-conductrice au nitrure (104) sur l'autre substrat (103) au moyen de la croissance cristalline d'un semi-conducteur au nitrure contenant Ga dans la direction de l'axe + c (étape de liaison). Cette étape de collage est réalisée par collage de surfaces à coller au moyen d'une technologie de collage direct connue du public.
(JA) 他基板（１０３）の上に、Ｇａを含む窒化物半導体を＋ｃ軸方向に結晶成長することで、窒化物半導体層（１０４）を形成した後、窒化物半導体層（１０４）が形成された他基板（１０３）を、他基板（１０３）の窒化物半導体層（１０４）の形成面が基板（１０１）の側となる状態で、基板（１０１）に貼り合わせる（貼り合わせ工程）。この貼り合わせは、各々の貼り合わせる面を、公知の直接接合の技術により接合することで実施する。
関連特許文献
JP2022560534出願が移行したが国内段階でまだ公開されていないか、WIPO にデータを提供していない国への移行が通知されたか、あるいは出願の形式に問題があり、またはその他の理由で利用可能な状態でないため、PATENTSCOPE で表示できません。
国際事務局に記録されている最新の書誌情報
# -