処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2022091282 - 柱状半導体装置と、その製造方法

公開番号 WO/2022/091282
公開日 05.05.2022
国際出願番号 PCT/JP2020/040575
国際出願日 29.10.2020
IPC
H01L 27/092 2006.1
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
271つの共通基板内または上に形成された複数の半導体構成部品または他の固体構成部品からなる装置
02整流,発振,増幅またはスイッチングに特に適用される半導体構成部品を含むものであり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁を有する集積化された受動回路素子を含むもの
04基板が半導体本体であるもの
081種類の半導体構成部品だけを含むもの
085電界効果構成部品のみを含むもの
088構成部品が絶縁ゲートを有する電界効果トランジスタであるもの
092相補型MIS電界効果トランジスタ
H01L 21/336 2006.1
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02半導体装置またはその部品の製造または処理
04少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18不純物,例.ドーピング材料,を含むまたは含まない周期表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
334ユニポーラ型の装置の製造のための多段階工程
335電界効果トランジスタ
336絶縁ゲートを有するもの
H01L 29/78 2006.1
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
29整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部
66半導体装置の型
68整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76ユニポーラ装置
772電界効果トランジスタ
78絶縁ゲートによって生じる電界効果を有するもの
出願人
  • ユニサンティス エレクトロニクス シンガポール プライベート リミテッド UNISANTIS ELECTRONICS SINGAPORE PTE. LTD. [SG]/[SG] (AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BE, BF, BG, BH, BJ, BN, BR, BW, BY, BZ, CA, CF, CG, CH, CI, CL, CM, CN, CO, CR, CU, CY, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, FR, GA, GB, GD, GE, GH, GM, GN, GQ, GR, GT, GW, HN, HR, HU, ID, IE, IL, IN, IR, IS, IT, JO, JP, KE, KG, KH, KM, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MC, MD, ME, MG, MK, ML, MN, MR, MT, MW, MX, MY, MZ, NA, NE, NG, NI, NL, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SI, SK, SL, SM, SN, ST, SV, SY, SZ, TD, TG, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, UZ, VC, VN, WS, ZA, ZM, ZW)
  • 原田 望 HARADA Nozomu [JP]/[JP] (US)
発明者
  • 原田 望 HARADA Nozomu
代理人
  • 田中 伸一郎 TANAKA Shinichiro
  • 須田 洋之 SUDA Hiroyuki
優先権情報
公開言語 (言語コード) 日本語 (ja)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) COLUMNAR SEMICONDUCTOR DEVICE, AND METHOD FOR MANUFACTURING SAME
(FR) DISPOSITIF À SEMI-CONDUCTEUR COLONNAIRE ET SON PROCÉDÉ DE FABRICATION
(JA) 柱状半導体装置と、その製造方法
要約
(EN) In plan view, on a semiconductor base 12 which is band-shaped and continuous in a direction (first direction) orthogonal to an X-X' line direction (second direction), an N+ layer 3aa, a P+ layer 3bb, and Si columns 7a, 7b which are each likewise band-shaped and continuous in the first direction are formed. Then, a gate insulating layer 14 and gate conductor layers 15a, 15b are formed around the Si columns 7a, 7b. Then, in an insulating layer 20a, a contact hole is formed with a bottom portion thereof in contact with the N+ layer 3aa and the P+ layer 3bb, and a first conductor W layer 22 is formed at the bottom portion of the contact hole. Then, an insulating layer 24 having a hole 25 is formed in the contact hole. Then, a second conductor W layer 26 is formed in the X-X' line direction in connection with the gate conductor layers 15a, 15b.
(FR) Selon la présente invention, dans une vue en plan, sur une base semi-conductrice 12 qui est en forme de bande et continue dans une direction (première direction) orthogonale à une direction de ligne X-X' (seconde direction), une couche N+ 3aa, une couche P+ 3bb, et des colonnes 7a, 7b qui sont chacune également en forme de bande et continues dans la première direction sont formées. Ensuite, une couche d'isolation de grille 14 et des couches de conducteur de grille 15a, 15b sont formées autour des colonnes de Si 7a, 7b. Puis, dans une couche isolante, un trou de contact est formé avec une partie inférieure de celui-ci en contact avec la couche N+ 3aa et la couche P+ 3bb, et une première couche de conducteur W est formée au niveau de la partie inférieure du trou de contact. Ensuite, une couche isolante 24 ayant un trou 25 est formée dans le trou de contact. Ensuite, une seconde couche de conducteur W 26 est formée dans la direction de ligne X-X' en connexion avec les couches de conducteur de grille 15a, 15b.
(JA) 平面視において、X-X'線方向(第2の方向)と直交する方向(第1の方向)に帯状に繋がった半導体台12上に、同じく第1の方向に帯状に繋がったN+層3aa、P+層3bbと、Si柱7a、7bとを形成する。そして、Si柱7a、7bを囲んでゲート絶縁層14と、ゲート導体層15a、15bを形成する。そして、絶縁層20a内に、底部がN+層3aa、P+層3bbに接したコンタクトホールを形成し、このコンタクトホールの底部に第1の導体W層22を形成する。そして、コンタクトホール内に空孔25を有する絶縁層24を形成する。そして、ゲート導体層15a、15bに接続して、X-X'線方向に第2の導体W層26を形成する。
国際事務局に記録されている最新の書誌情報