処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2022045144 - 通信装置、通信システム及び通信方法

公開番号 WO/2022/045144
公開日 03.03.2022
国際出願番号 PCT/JP2021/031014
国際出願日 24.08.2021
IPC
H04L 13/00 2006.1
H電気
04電気通信技術
Lデジタル情報の伝送,例.電信通信
13グループH04L15/00またはH04L17/00に包含される装置または回路の細部
CPC
G06F 1/12
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
1Details not covered by groups G06F3/00G06F13/00 and G06F21/00
04Generating or distributing clock signals or signals derived directly therefrom
12Synchronisation of different clock signals ; provided by a plurality of clock generators
G06F 13/1668
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
13Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
14Handling requests for interconnection or transfer
16for access to memory bus
1668Details of memory controller
G06F 13/4291
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
13Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
38Information transfer, e.g. on bus
42Bus transfer protocol, e.g. handshake; Synchronisation
4282on a serial bus, e.g. I2C bus, SPI bus
4291using a clocked protocol
G06F 13/4295
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
13Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
38Information transfer, e.g. on bus
42Bus transfer protocol, e.g. handshake; Synchronisation
4282on a serial bus, e.g. I2C bus, SPI bus
4295using an embedded synchronisation
H04L 7/0012
HELECTRICITY
04ELECTRIC COMMUNICATION TECHNIQUE
LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
7Arrangements for synchronising receiver with transmitter
0008Synchronisation information channels, e.g. clock distribution lines
0012by comparing receiver clock with transmitter clock
出願人
  • ソニーセミコンダクタソリューションズ株式会社 SONY SEMICONDUCTOR SOLUTIONS CORPORATION [JP]/[JP]
発明者
  • 百代 俊久 HYAKUDAI Toshihisa
  • 山田 順也 YAMADA Junya
  • 太田 哲史 OTA Satoshi
代理人
  • 中村 行孝 NAKAMURA Yukitaka
  • 宮嶋 学 MIYAJIMA Manabu
優先権情報
17/405,33418.08.2021US
63/071,11927.08.2020US
公開言語 (言語コード) 日本語 (ja)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) COMMUNICATION DEVICE, COMMUNICATION SYSTEM, AND COMMUNICATION METHOD
(FR) DISPOSITIF DE COMMUNICATION, SYSTÈME DE COMMUNICATION ET PROCÉDÉ DE COMMUNICATION
(JA) 通信装置、通信システム及び通信方法
要約
(EN) [Problem] To carry out high speed serial communication with a combination of differing communication methods. [Solution] A communication device comprising a communication unit that either transmits a serial signal group, which was transmitted from a mask in sync with a clock and which is in accordance with serial peripheral interface (SPI), to a communication partner device as a single data block within one frame period of a prescribed communication protocol, or transmits the serial signal group to the communication partner device as a plurality of data blocks divided in accordance with a plurality of frame periods.
(FR) [Problème] Mettre en œuvre une communication série à grande vitesse avec une combinaison de différents procédés de communication. [Solution] La présente invention concerne un dispositif de communication comprenant une unité de communication qui transmet soit un groupe de signaux sériel, qui a été transmis depuis un masque en synchronisation avec une horloge et qui est conforme à une interface périphérique série (SPI), un dispositif partenaire de communication sous la forme d’un bloc de données unique dans une période de trame d’un protocole de communication prescrit, ou transmet le groupe de signaux sériel au dispositif partenaire de communication sous la forme d’une pluralité de blocs de données divisés en fonction d’une pluralité de périodes de trame.
(JA) [課題]異なる通信方式を組み合わせて高速にシリアル通信を行う。 [解決手段]通信装置は、マスタからクロックに同期して送信されたSPI(Serial Peripheral Interface)に準拠するシリアル信号群を、所定の通信プロトコルの1つのフレーム期間内にひとまとまりのデータブロックとして通信相手装置に送信するか、又は複数のフレーム期間に応じて分割される複数のデータブロックとして前記通信相手装置に送信する通信部を備える。
関連特許文献
国際事務局に記録されている最新の書誌情報