処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2022044567 - 半導体装置の製造方法、半導体装置、および電子機器

公開番号 WO/2022/044567
公開日 03.03.2022
国際出願番号 PCT/JP2021/025959
国際出願日 09.07.2021
IPC
H01L 23/12 2006.1
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
23半導体または他の固体装置の細部
12マウント,例.分離できない絶縁基板
H01L 23/50 2006.1
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
23半導体または他の固体装置の細部
48動作中の固体本体からまたは固体本体へ電流を導く装置,例.リードまたは端子装置
50集積回路装置用
CPC
H01L 23/12
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23Details of semiconductor or other solid state devices
12Mountings, e.g. non-detachable insulating substrates
H01L 23/50
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23Details of semiconductor or other solid state devices
48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; ; Selection of materials therefor
50for integrated circuit devices, ; e.g. power bus, number of leads
出願人
  • ソニーセミコンダクタソリューションズ株式会社 SONY SEMICONDUCTOR SOLUTIONS CORPORATION [JP]/[JP]
発明者
  • 細川 広陽 HOSOKAWA Kohyoh
代理人
  • 松尾 憲一郎 MATSUO Kenichiro
優先権情報
2020-14620231.08.2020JP
公開言語 (言語コード) 日本語 (ja)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) MANUFACTURING METHOD FOR SEMICONDUCTOR DEVICE, SEMICONDUCTOR DEVICE, AND ELECTRONIC DEVICE
(FR) PROCÉDÉ DE FABRICATION D'UN DISPOSITIF À SEMI-CONDUCTEURS, DISPOSITIF À SEMI-CONDUCTEURS ET DISPOSITIF ÉLECTRONIQUE
(JA) 半導体装置の製造方法、半導体装置、および電子機器
要約
(EN) In this manufacturing method for a semiconductor device, an external connection terminal can be formed in a relatively short time and at low cost, and the mounting reliability for a mounting board is improved. The present invention comprises: a process for preparing a lead frame having a plate-shaped frame main body portion and a plurality of terminal portions provided in pairs so as to overlap at least a part of the plate surfaces on both sides of the frame main body portion when viewed from the plate surface; a process for mounting the lead frame on a semiconductor device main body by joining the terminal portions on one plate surface of the frame main body portion to an electrode portion of the semiconductor device main body including a semiconductor element; and a process for forming columnar terminals protruding from the electrode portion of the semiconductor device body by partially removing the frame main body portion by etching using the terminal portion of the other plate surface of the frame main body portion as a mask.
(FR) La présente invention concerne un procédé de fabrication pour un dispositif à semi-conducteurs où une borne de connexion externe peut être formée en un temps relativement court et à faible coût, et la fiabilité de montage pour une carte de montage est améliorée. La présente invention comprend : un procédé de préparation d'une grille de connexion ayant une partie de corps principal de grille en forme de plaque et une pluralité de parties de borne disposées en paires de manière à chevaucher au moins une partie des surfaces de plaque des deux côtés de la partie de corps principal de grille lorsqu'elles sont vues depuis la surface de plaque ; un procédé de montage de la grille de connexion sur un corps principal de dispositif à semi-conducteurs en joignant les parties de borne sur une surface de plaque de la partie de corps principal de grille à une partie d'électrode du corps principal de dispositif à semi-conducteurs comprenant un élément semi-conducteur ; et un procédé pour former des bornes en colonne faisant saillie à partir de la partie d'électrode du corps de dispositif à semi-conducteurs en retirant partiellement la partie de corps principal de grille par gravure à l'aide de la partie de borne de l'autre surface de plaque de la partie de corps principal de grille en tant que masque.
(JA) 半導体装置の製造方法において、比較的短時間で安価に外部接続端子を形成することを可能とし、実装基板に対する実装信頼性を向上する。 板状のフレーム本体部、およびフレーム本体部の両側の板面に板面視で少なくとも一部同士を重ねるように対で設けられた複数の端子部を有するリードフレームを準備する工程と、フレーム本体部の一方の板面の端子部を、半導体素子を含む半導体装置本体の電極部に接合することで、リードフレームを半導体装置本体に実装する工程と、フレーム本体部の他方の板面の端子部をマスクとしたエッチングにより、フレーム本体部を部分的に除去することで、半導体装置本体の電極部から突出した柱状端子を形成する工程と、を備える。
関連特許文献
国際事務局に記録されている最新の書誌情報