処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2021033269 - 半導体パッケージ

公開番号 WO/2021/033269
公開日 25.02.2021
国際出願番号 PCT/JP2019/032474
国際出願日 20.08.2019
IPC
H01L 23/02 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
23半導体または他の固体装置の細部
02容器,封止
出願人
  • 三菱電機株式会社 MITSUBISHI ELECTRIC CORPORATION [JP]/[JP]
発明者
  • 前川 倫宏 MAEGAWA, Tomohiro
代理人
  • 高田 守 TAKADA, Mamoru
  • 高橋 英樹 TAKAHASHI, Hideki
優先権情報
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) SEMICONDUCTOR PACKAGE
(FR) BOÎTIER DE SEMI-CONDUCTEUR
(JA) 半導体パッケージ
要約
(EN)
A device (2) is formed on the main surface of a semiconductor substrate (1). A passivation film (5) covers the main surface. A metallized pattern (6) is formed on the passivation film (5) so as to surround the device (2). A sealing metal layer (7) having corners (10) in a plan view is formed on the metallized pattern (6). A lid (8) is joined to the metallized pattern (6) with the sealing metal layer (7) therebetween so as to vacuum-seal the device (2). Dummy wiring (11) more flexible than the metallized pattern (6) and not electrically connected to the device (2) is formed at least between the semiconductor substrate (1) and the outer parts of the corners of the sealing metal layer (7).
(FR)
L'invention concerne un dispositif (2) formé sur une surface principale d'un substrat semi-conducteur (1). Un film de passivation (5) recouvre la surface principale. Un motif métallisé (6) est formé sur le film de passivation (5) de manière à entourer le dispositif (2). Une couche métallique d'étanchéité (7) ayant des coins (10) dans une vue en plan est formée sur le motif métallisé (6). Un couvercle (8) est relié au motif métallisé (6) avec la couche métallique d'étanchéité (7) entre eux de manière à sceller sous vide le dispositif (2). Un câblage factice (11) plus flexible que le motif métallisé (6) et non électriquement connecté au dispositif (2) est formé au moins entre le substrat semi-conducteur (1) et les parties externes des coins de la couche métallique d'étanchéité (7).
(JA)
半導体基板(1)の主面にデバイス(2)が形成されている。パッシベーション膜(5)が主面を覆っている。メタライズパターン(6)がデバイス(2)を囲むようにパッシベーション膜(5)の上に形成されている。平面視で角部(10)を有する封止金属層(7)がメタライズパターン(6)の上に形成されている。リッド(8)が封止金属層(7)を介してメタライズパターン(6)に接合され、デバイス(2)を真空封止する。メタライズパターン(6)よりも柔らかく、デバイス(2)に電気的に接続されていないダミー配線(11)が少なくとも封止金属層(7)の角部の外側部分と半導体基板(1)との間に形成されている。
国際事務局に記録されている最新の書誌情報