処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2020262561 - 半導体素子の製造方法および半導体素子体

公開番号 WO/2020/262561
公開日 30.12.2020
国際出願番号 PCT/JP2020/025108
国際出願日 25.06.2020
IPC
H01L 21/02 2006.1
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02半導体装置またはその部品の製造または処理
H01L 21/20 2006.1
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02半導体装置またはその部品の製造または処理
04少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18不純物,例.ドーピング材料,を含むまたは含まない周期表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
20基板上への半導体材料の析出,例.エピタキシャル成長
H01S 5/02 2006.1
H電気
01基本的電気素子
S光を増幅または生成するために,放射の誘導放出による光増幅を用いた装置;光領域以外の電磁放射の誘導放出を用いた装置
5半導体レーザ
02レーザ作用にとって本質的ではない構造的な細部または構成
CPC
H01L 21/02
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02Manufacture or treatment of semiconductor devices or of parts thereof
H01L 21/20
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02Manufacture or treatment of semiconductor devices or of parts thereof
04the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
18the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth ; solid phase epitaxy
H01S 5/02
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
5Semiconductor lasers
02Structural details or components not essential to laser action
出願人
  • 京セラ株式会社 KYOCERA CORPORATION [JP]/[JP]
発明者
  • 渡辺 啓一郎 WATANABE, Keiichiro
代理人
  • 特許業務法人HARAKENZO WORLD PATENT & TRADEMARK HARAKENZO WORLD PATENT & TRADEMARK
優先権情報
2019-12158528.06.2019JP
公開言語 (言語コード) 日本語 (ja)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) METHOD FOR MANUFACTURING SEMICONDUCTOR ELEMENT AND SEMICONDUCTOR ELEMENT BODY
(FR) PROCÉDÉ DE FABRICATION D'ÉLÉMENT SEMI-CONDUCTEUR ET CORPS D'ÉLÉMENT SEMI-CONDUCTEUR
(JA) 半導体素子の製造方法および半導体素子体
要約
(EN) A method for manufacturing a semiconductor element according to the present disclosure includes: an element-layer forming step for forming a semiconductor element layer on a first surface of a ground substrate; a first-support-substrate preparation step for positioning a first support substrate that has a third surface and that has a bonding material located on the third surface such that the third surface faces the first surface; a pressing step for pressing the bonding material into the gap between the ground substrate and the semiconductor element layer; and a delamination step for delaminating the first support substrate, the bonding material, and the semiconductor element layer from the ground substrate.
(FR) Un procédé de fabrication d'un élément semi-conducteur selon la présente invention comprend : une étape de formation de couche d'élément pour former une couche d'élément semi-conducteur sur une première surface d'un substrat de masse ; une étape de préparation de premier substrat de support pour positionner un premier substrat de support qui a une troisième surface et qui a un matériau de liaison situé sur la troisième surface de telle sorte que la troisième surface fait face à la première surface ; une étape de pressage pour presser le matériau de liaison dans l'espace entre le substrat de masse et la couche d'élément semi-conducteur ; et une étape de décollement pour décoller le premier substrat de support, le matériau de liaison et la couche d'élément semi-conducteur du substrat de masse.
(JA) 本開示の半導体素子の製造方法は、下地基板の第1面上に半導体素子層を形成する素子層形成工程と、第3面を有し、第3面上に接合材が位置した第1支持基板を、第3面が第1面に対向するように位置させる第1支持基板準備工程と、接合材を下地基板と半導体素子層との間隙に入り込ませる押圧工程と、下地基板から第1支持基板、接合材および半導体素子層を剥離する剥離工程と、を含む。
国際事務局に記録されている最新の書誌情報