処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2020262248 - 半導体記憶装置

公開番号 WO/2020/262248
公開日 30.12.2020
国際出願番号 PCT/JP2020/024197
国際出願日 19.06.2020
IPC
H01L 27/10 2006.1
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
271つの共通基板内または上に形成された複数の半導体構成部品または他の固体構成部品からなる装置
02整流,発振,増幅またはスイッチングに特に適用される半導体構成部品を含むものであり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁を有する集積化された受動回路素子を含むもの
04基板が半導体本体であるもの
10複数の個々の構成部品を反復した形で含むもの
CPC
H01L 27/10
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
27Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
02including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
04the substrate being a semiconductor body
10including a plurality of individual components in a repetitive configuration
出願人
  • 株式会社ソシオネクスト SOCIONEXT INC. [JP]/[JP]
発明者
  • 山田 智之 YAMADA Tomoyuki
代理人
  • 特許業務法人前田特許事務所 MAEDA & PARTNERS
優先権情報
2019-12174728.06.2019JP
公開言語 (言語コード) 日本語 (ja)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) SEMICONDUCTOR STORAGE DEVICE
(FR) DISPOSITIF DE STOCKAGE À SEMI-CONDUCTEURS
(JA) 半導体記憶装置
要約
(EN) Provided is a layout structure of a small area one-time-programmable (OTP) memory in which a complementary FET (CFET) is used. The OTP memory has a transistor (TP) that is a program element and a transistor (TS) that is a switch element. The transistor (TP) is a three-dimensional structure transistor, and channel sections (21b, 26b) overlap as seen in plan view. The transistor (TS) is a three-dimensional structure transistor, and channel sections (21a, 26a) overlap as seen in plan view. 2 bits of OTP memory is realized in a small area.
(FR) L'invention concerne une structure d'agencement d'une mémoire programmable une seule fois (OTP) dans laquelle un FET complémentaire (CFET) est utilisé. La mémoire OTP comprend un transistor (TP) qui est un élément de programme et un transistor (TS) qui est un élément de commutation. Le transistor (TP) est un transistor à structure tridimensionnelle, et des sections de canal (21b, 26b) se chevauchent comme en témoigne la vue en plan. Le transistor (TS) est un transistor à structure tridimensionnelle, et des sections de canal (21a, 26a) se chevauchent comme en témoigne la vue en plan. 2 bits de mémoire OTP sont réalisés dans une petite zone.
(JA) CFET(Complementary FET)を用いた小面積のOTP(One Time Programmable)メモリのレイアウト構造を提供する。OTPメモリは、プログラム素子であるトランジスタ(TP)およびスイッチ素子であるトランジスタ(TS)を有する。トランジスタ(TP)は立体構造トランジスタであり、平面視でチャネル部(21b,26b)が重なっている。トランジスタ(TS)は立体構造トランジスタであり、平面視でチャネル部(21a,26a)が重なっている。2ビット分のOTPメモリが小面積で実現される。
国際事務局に記録されている最新の書誌情報