処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2020262034 - 電子部品実装構造、その実装方法及びLEDチップ実装方法

公開番号 WO/2020/262034
公開日 30.12.2020
国際出願番号 PCT/JP2020/023166
国際出願日 12.06.2020
IPC
H01L 33/48 2010.1
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
33光の放出に特に適用される少なくとも1つの電位障壁または表面障壁を有する半導体装置;それらの装置またはその部品の製造,あるいは処理に特に適用される方法または装置;それらの装置の細部
48半導体素子本体のパッケージに特徴のあるもの
H01L 33/62 2010.1
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
33光の放出に特に適用される少なくとも1つの電位障壁または表面障壁を有する半導体装置;それらの装置またはその部品の製造,あるいは処理に特に適用される方法または装置;それらの装置の細部
48半導体素子本体のパッケージに特徴のあるもの
62半導体素子本体へまたは半導体本体から電流を流す部品,例.リードフレーム,ワイヤボンドまたはハンダ
G09F 9/00 2006.1
G物理学
09教育;暗号方法;表示;広告;シール
F表示;広告;サイン;ラベルまたはネームプレート;シール
9情報が個々の要素の選択または組合せによって支持体上に形成される可変情報用の指示装置
G09F 9/33 2006.1
G物理学
09教育;暗号方法;表示;広告;シール
F表示;広告;サイン;ラベルまたはネームプレート;シール
9情報が個々の要素の選択または組合せによって支持体上に形成される可変情報用の指示装置
30必要な文字が個々の要素を組み合わせることによって形成されるもの
33(個々の要素が)半導体装置であるもの,例.ダイオード
H01L 21/60 2006.1
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02半導体装置またはその部品の製造または処理
04少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
50サブグループH01L21/06~H01L21/326の一つに分類されない方法または装置を用いる半導体装置の組立
60動作中の装置にまたは装置から電流を流すためのリードまたは他の導電部材の取り付け
H05K 1/18 2006.1
H電気
05他に分類されない電気技術
K印刷回路;電気装置の箱体または構造的細部,電気部品の組立体の製造
1印刷回路
18印刷によらない電気部品と構造的に結合した印刷回路
CPC
G09F 9/00
GPHYSICS
09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
9Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
G09F 9/33
GPHYSICS
09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
9Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
30in which the desired character or characters are formed by combining individual elements
33being semiconductor devices, e.g. diodes
H01L 2224/81
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
81using a bump connector
H01L 2224/83951
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
83using a layer connector
83909Post-treatment of the layer connector or bonding area
83951Forming additional members, e.g. for reinforcing, fillet sealant
H01L 2224/95
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
93Batch processes
95at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
H01L 33/48
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
33Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
48characterised by the semiconductor body packages
出願人
  • 株式会社ブイ・テクノロジー V TECHNOLOGY CO., LTD. [JP]/[JP]
発明者
  • 西村 英幸 NISHIMURA, Hideyuki
  • 深谷 康一郎 FUKAYA, Koichiro
  • 柳川 良勝 YANAGAWA, Yoshikatsu
  • 大倉 直也 OKURA, Naoya
  • 平野 貴文 HIRANO, Takafumi
代理人
  • 小川 護晃 OGAWA, Moriaki
  • 西山 春之 NISHIYAMA, Haruyuki
  • 奥山 尚一 OKUYAMA, Shoichi
優先権情報
2019-12113028.06.2019JP
2019-15948802.09.2019JP
公開言語 (言語コード) 日本語 (ja)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) ELECTRONIC COMPONENT MOUNTING STRUCTURE, METHOD FOR MOUNTING SAME, AND METHOD FOR MOUNTING LED CHIP
(FR) STRUCTURE DE MONTAGE DE COMPOSANT ÉLECTRONIQUE, SON PROCÉDÉ DE MONTAGE ET PROCÉDÉ DE MONTAGE DE PUCE À DEL
(JA) 電子部品実装構造、その実装方法及びLEDチップ実装方法
要約
(EN) The present invention is an electronic component mounting structure which has a plurality of LED chips 3 mounted on a circuit board 1, wherein the circuit board 1 has, in a peripheral portion of a bump electrode 4 that is electrically connected to an electrode 8 of each LED chip 3 at the mounting part of each of the plurality of LED chips 3, an adhesive layer 2 that is heated and cured to adhere and fix the LED chips 3 to the circuit board 1, the adhesive layer 2 being formed by patterning a semi-cured adhesive.
(FR) La présente invention concerne une structure de montage de composant électronique qui comporte une pluralité de puces à DEL montées sur une carte de circuit imprimé 1, la carte de circuit imprimé 1 ayant, dans une partie périphérique d'une électrode à bosse 4 qui est électriquement connectée à une électrode 8 de chaque puce à DEL au niveau de la partie de montage de chacune de la pluralité de puces à DEL 3, une couche adhésive 2 qui est chauffée et durcie pour faire adhérer et fixer les puces à DEL 3 à la carte de circuit imprimé 1, la couche adhésive 2 étant formée par formation d'un motif sur un adhésif semi-durci.
(JA) 本発明は、配線基板1上に複数のLEDチップ3を実装する電子部品実装構造であって、配線基板1には、複数のLEDチップ3の実装部にて、LEDチップ3の電極8と電気的に接触するバンプ電極4の周辺部に、加熱硬化してLEDチップ3を配線基板1に接着固定する接着剤層2が半硬化型接着剤をパターニングして設けられているものである。
国際事務局に記録されている最新の書誌情報