処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2020250817 - 半導体装置

公開番号 WO/2020/250817
公開日 17.12.2020
国際出願番号 PCT/JP2020/022255
国際出願日 05.06.2020
IPC
H01L 25/065 2006.1
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
25複数の個々の半導体または他の固体装置からなる組立体
03すべての装置がグループH01L27/00~H01L51/00の同じサブグループに分類される型からなるもの,例.整流ダイオードの組立体
04個別の容器を持たない装置
065装置がグループH01L27/00に分類された型からなるもの
H01L 25/07 2006.1
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
25複数の個々の半導体または他の固体装置からなる組立体
03すべての装置がグループH01L27/00~H01L51/00の同じサブグループに分類される型からなるもの,例.整流ダイオードの組立体
04個別の容器を持たない装置
07装置がグループH01L29/00に分類された型からなるもの
H01L 25/18 2006.1
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
25複数の個々の半導体または他の固体装置からなる組立体
18装置がグループH01L27/00~H01L51/00の同じメイングループの2つ以上の異なるサブグループに分類される型からなるもの
CPC
H01L 25/065
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
25Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; ; Multistep manufacturing processes thereof
03all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes
04the devices not having separate containers
065the devices being of a type provided for in group H01L27/00
H01L 25/07
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
25Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; ; Multistep manufacturing processes thereof
03all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes
04the devices not having separate containers
07the devices being of a type provided for in group H01L29/00
H01L 25/18
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
25Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; ; Multistep manufacturing processes thereof
18the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L51/00
出願人
  • ソニーセミコンダクタソリューションズ株式会社 SONY SEMICONDUCTOR SOLUTIONS CORPORATION [JP]/[JP]
発明者
  • 橋口 裕介 HASHIGUCHI, Yusuke
  • 小野 康 ONO, Yasushi
  • 深井 誠一郎 FUKAI, Seiichiro
代理人
  • 特許業務法人つばさ国際特許事務所 TSUBASA PATENT PROFESSIONAL CORPORATION
優先権情報
2019-11076014.06.2019JP
公開言語 (言語コード) 日本語 (ja)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEUR
(JA) 半導体装置
要約
(EN) A semiconductor device of one embodiment of the present disclosure comprises: a first semiconductor chip; a second semiconductor chip stacked on the first semiconductor chip via a spacer; a first terminal group which is provided around a stacked body in which the first semiconductor chip and the second semiconductor chip are stacked, and is connected to the first semiconductor chip; a second terminal group which is provided outside the first terminal group and is connected to the second semiconductor chip; and a package member which seals the first semiconductor chip, the second semiconductor chip, the first terminal group, and the second terminal group, and in which at least the first terminal group and the second terminal group are exposed on a back surface.
(FR) Un dispositif à semi-conducteur selon un mode de réalisation de la présente invention comprend : une première puce à semi-conducteur ; une seconde puce à semi-conducteur empilée sur la première puce à semi-conducteur par l'intermédiaire d'un espaceur ; un premier groupe de bornes qui est disposé autour d'un corps empilé dans lequel la première puce à semi-conducteur et la seconde puce à semi-conducteur sont empilées, et est connecté à la première puce à semi-conducteur ; un second groupe de bornes qui est disposé à l'extérieur du premier groupe de bornes et qui est connecté à la seconde puce à semi-conducteur ; et un élément d'emballage qui scelle la première puce à semi-conducteur, la seconde puce à semi-conducteur, le premier groupe de bornes et le second groupe de bornes, et dans lequel au moins le premier groupe de bornes et le second groupe de bornes sont exposés sur une surface arrière.
(JA) 本開示の一実施形態の半導体装置は、第1の半導体チップと、第1の半導体チップにスペーサを介して積層された第2の半導体チップと、第1の半導体チップおよび第2の半導体チップが積層された積層体の周囲に設けられると共に、第1の半導体チップと接続された第1の端子群と、第1の端子群の外側に設けられると共に、第2の半導体チップと接続された第2の端子群と、第1の半導体チップ、第2の半導体チップ、第1の端子群および第2の端子群を封止すると共に、裏面に少なくとも第1の端子群および第2の端子群が露出しているパッケージ部材とを備える。
Related patent documents
JP2021526062This application is not viewable in PATENTSCOPE because the national phase entry has not been published yet or the national entry is issued from a country that does not share data with WIPO or there is a formatting issue or an unavailability of the application.
国際事務局に記録されている最新の書誌情報