処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2020250485 - 半導体リレー

公開番号 WO/2020/250485
公開日 17.12.2020
国際出願番号 PCT/JP2020/005339
国際出願日 12.02.2020
IPC
H03K 17/00 2006.1
H電気
03基本電子回路
Kパルス技術
17電子的スイッチングまたはゲート,すなわち,メークおよびブレーク接点によらないもの
H03K 17/687 2006.1
H電気
03基本電子回路
Kパルス技術
17電子的スイッチングまたはゲート,すなわち,メークおよびブレーク接点によらないもの
51特定の構成要素の使用によって特徴づけられたもの
56能動素子として半導体装置を用いるもの
687装置が電界効果トランジスタであるもの
H03K 17/689 2006.1
H電気
03基本電子回路
Kパルス技術
17電子的スイッチングまたはゲート,すなわち,メークおよびブレーク接点によらないもの
51特定の構成要素の使用によって特徴づけられたもの
56能動素子として半導体装置を用いるもの
687装置が電界効果トランジスタであるもの
689制御回路と出力回路の間が電気的に絶縁されたもの
CPC
H03K 17/00
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
KPULSE TECHNIQUE
17Electronic switching or gating, i.e. not by contact-making and –breaking
H03K 17/687
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
KPULSE TECHNIQUE
17Electronic switching or gating, i.e. not by contact-making and –breaking
51characterised by the components used
56by the use, as active elements, of semiconductor devices
687the devices being field-effect transistors
H03K 17/689
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
KPULSE TECHNIQUE
17Electronic switching or gating, i.e. not by contact-making and –breaking
51characterised by the components used
56by the use, as active elements, of semiconductor devices
687the devices being field-effect transistors
689with galvanic isolation between the control circuit and the output circuit
出願人
  • パナソニックIPマネジメント株式会社 PANASONIC INTELLECTUAL PROPERTY MANAGEMENT CO., LTD. [JP]/[JP]
発明者
  • 分木 優 BUNGI Yu
  • 小西 保司 KONISHI Yasushi
  • 正木 裕隆 MASAKI Hirotaka
代理人
  • 特許業務法人前田特許事務所 MAEDA & PARTNERS
優先権情報
2019-10840611.06.2019JP
公開言語 (言語コード) 日本語 (ja)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) SEMICONDUCTOR RELAY
(FR) RELAIS À SEMICONDUCTEUR
(JA) 半導体リレー
要約
(EN) A capacitive-insulating semiconductor relay 100 comprises an RC oscillator circuit 10 for generating first and second signals of inverse phases, a waveform adjustment circuit 20, a step-up circuit 50, a charging-discharging circuit 60, and an output circuit 70. The waveform adjustment circuit 20 increases the rise time and decay time of the first and second signals. An output signal of the waveform adjustment circuit 20 is inputted into each of first and second dielectric voltage withstanding capacitors 51, 52 that are disposed in the step-up circuit 50 and connected in parallel. The step-up circuit 50 receives the output signal of the waveform adjustment circuit 20 and generates a prescribed voltage, and the output circuit 70 is driven according to the prescribed voltage.
(FR) La présente invention concerne un relais à semi-conducteur à isolation capacitive 100 qui comprend un circuit oscillateur RC 10 pour générer des premier et second signaux de phases inverses, un circuit d'ajustement de forme d'onde 20, un circuit élévateur 50, un circuit de charge-décharge 60, et un circuit de sortie 70. Le circuit d'ajustement de forme d'onde 20 augmente le temps de montée et le temps de décroissance des premier et second signaux. Un signal de sortie du circuit d'ajustement de forme d'onde 20 est entré dans chacune des première et seconde tensions diélectriques supportant des condensateurs 51, 52 qui sont disposés dans le circuit élévateur 50 et connectés en parallèle. Le circuit élévateur de 50 reçoit le signal de sortie du circuit de réglage de forme d'onde 20 et génère une tension prescrite, et le circuit de sortie 70 est commandé en fonction de la tension prescrite.
(JA) 容量絶縁方式の半導体リレー100は、互いに位相が反転した第1及び第2の信号を生成するRC発振回路10と波形調整回路20と昇圧回路50と充放電回路60と出力回路70と、を備えている。波形調整回路20は、第1及び第2の信号の立ち上がり時間と立ち下がり時間とをそれぞれ長くする。昇圧回路50に設けられ、互いに並列接続された第1及び第2の絶縁耐圧キャパシタ51,52にそれぞれ波形調整回路20の出力信号が入力される。昇圧回路50は、波形調整回路20の出力信号を受信して所定の電圧を発生させ、所定の電圧に基づいて出力回路70が駆動される。
Related patent documents
国際事務局に記録されている最新の書誌情報